29,,,,,,,,,,,,,,,,,,,,Программируемые вентильные матрицы (fpga). Программируемые коммутируемые матричные блоки (cpld)

Программируемые вентильные матрицы (ПВМ, FPGA) явились развитием архитектуры канальных БМК. В их внутренней области расположено множество регулярно расположенных логических блоков (у БМК – базовые ячейки), между которыми проходят трассировочные каналы, а на периферии кристалла расположены ячейки другого типа – блоки ввода/вывода (у БМК – периферийные ячейки). Благодаря наличию программируемых матриц соединений FPGA относят уже не к полузаказным ИС, как БМК, а к полностью готовым, которые могут полностью программироваться пользователем.

Конфигурация схемы, формируемая на кристалле, задается состоянием ключей. В каждом логическом блоке есть переключатели (мультиплексоры), программируя которые, можно изменять выполняемые функции.

В современных ПЛИС используются следующие типы ключей:

- перемычки типа antifuse (создаваемые в процессе программирования);

- ЛИЗМОП-транзисторы с плавающим затвором;

- ключевые МОП транзисторы, управляемые триггерами памяти конфигурации.

Первый тип ключей организован по принципу ПЗУ (ROM), второй – по принципу EEPROM или Flash. Информация о конфигурации системы не стирается при выключении питания.

Ключи третьего типа управляются триггерами. Подобно ОЗУ, они сохраняют заданную конфигурацию только при включенном питании и теряют ее после выключения. Каждый раз, включив питание, такую ПЛИС необходимо программировать заново. Программу обычно сохраняют в установленном на одной плате с ПЛИС загрузочном ПЗУ. Способ загрузки конфигурации задают логическими уровнями на управляющих входах. Процедура перезаписи выполняется автоматически, после чего ПЛИС переходит в обычный рабочий режим. В одном ПЗУ допускается сохранять информацию для нескольких ПЛИС.

Типичным примером FPGA ПЛИС могут служить микросхемы семейства Spartan фирмы XILINX.

Центральную часть кристалла занимает матрица конфигурируемых логических блоков (CLB, Configurable Logic Blocks), объединенных с помощью матрицы каналов соединений(Routing Channels). Характерными для FPGA-архитектур являются элементы ввода/вывода (IOB, Input/Output Blocks), позволяющие реализовать двунаправленный ввод/вывод, третье состояние. По углам кристалла расположены вспомогательные блоки – внутренний генератор (OSC), схема инициализации (Start-Up) и т.д.

Особенностью современных ПЛИС является возможность тестирования узлов с помощью порта JTAG (B-SCAN). Порт JTAG полезен не только для программирования. Через него компьютер может получить информацию о логических уровнях на всех выводах ПЛИС и в контрольных точках внутри нее.

27.6. Программируемые коммутируемые матричные блоки (cpld)

CPLD представляет собой объединение нескольких ПМЛ в единое устройство средствами программируемой коммутационной матрицы. Контроллеры интерфейсов JTAG и ISP предназначены для конфигурирования и тестирования создаваемых структур.

Система коммутации CPLD отличается от системы коммутации FPGA. Она является не сегментированной, а непрерывной системой связей и обеспечивает возможность коммутации логических блоков друг с другом, подачи на требуемые входы логических блоков сигналов от различных источников: сигналов обратной связи, входных и выходных сигналов и т.д.

Вся коммутация сигналов внутри кристалла осуществляется программируемой матрицей связи.

Матрица содержит набор пересекающихся вертикальных и горизонтальных линий связи. На пересечении вертикальных входных линий и горизонтальных линий имеются программируемые точки связи. Замкнув одну из точек, можно подключить вход к соответствующему выходу. Любой вход ЛБ может быть подключен к любому выводу, а каждый из выводов может быть подключен ко многим входам, т.е. обеспечивается полная коммутируемость блоков. Сигнал с входных линий на выходные передается через двухвходовые схемы И.

Логические блоки осуществляют вычисление логических функций и хранят полученный результат в триггерах. С помощью логических блоков можно реализовать как комбинационные, так и последовательностные логические схемы.

Блоки ввода/вывода обеспечивают возможность гибкого управления выходными буферами и позволяют организовывать режимы работы с выхода с открытым коллектором и с тремя состояниями.

Конфигурация CPLD осуществляется чтением данных конфигурации, расположенных в памяти типа EEPROM или Flash. Эта память, как правило, расположена на самом кристалле CPLD. Содержимое памяти конфигурации обычно защищается битом секретности, сбросить который можно только при стирании всего содержимого памяти конфигурации.

CPLD относятся к классу устройств высшего уровня сложности, однако они более простые по сравнению с FPGA. На них удобно строить относительно несложные устройства высокого быстродействия, в которых не требуется реализация сложных вычислительных алгоритмов. В качестве примеров можно назвать интерфейсные схемы или управляющие автоматы.

Существуют ПЛИС типа FLEX, занимающие промежуточное положение между CPLD и FPGA. Их архитектура содержит элементы как одного, так и другого типа ПЛИС. FLEX содержат табличные логические модули на основе программируемых ПЗУ (LUT), а сами логические блоки располагаются в виде матрицы, при этом трассировочные каналы проходят горизонтально и вертикально между ЛБ. Эти признаки характерны для FPGA. В то же время межсоединения выполняются не на основе сегментов, коммутируемых с помощью программируемых ключей, а на основе программируемых матриц связи, что характерно для CPLD.