- •Московский авиационный институт (национальный исследовательский университет)
- •Раздел 1. Основные принципы организации и характеристики современных эвм
- •1.1 Поколения эвм, основные черты каждого из них
- •1.2 Общие положения об организации отдельных классов эвм
- •1.3. Основные характеристики, области применения эвм различных классов
- •I. По способу взаимодействия ядра и внешнего устройства.
- •II. По организации ядра.
- •1.4 Системы счисления, используемые в эвм
- •1.4.1 Представление чисел в позиционной системе счисления
- •1.4.2 Перевод чисел из двоичной (восьмеричной, шестнадцатеричной) системы счисления в десятичную систему счисления
- •1.4.3 Перевод чисел из десятичной системы счисления в двоичную (восьмеричную, шестнадцатеричную) систему счисления
- •1.4.4 Перевод чисел из шестнадцатеричной системы счисления в двоичную
- •1.4.5 Перевод чисел из двоичной системы счисления в шестнадцатеричную
- •1.5 Прямой, обратный, дополнительный коды
- •1.6 Переполнение разрядной сетки
- •1.7 Формы представления чисел в эвм
- •1.7.1 Форма представления чисел с фиксированной точкой
- •1.7.2 Форма представления чисел с плавающей точкой
- •Раздел 2. Организация памяти
- •2.1 Адресная память, ассоциативная память, стек
- •2.1.1 Адресная память
- •2.1.2 Стековая память
- •2.1.3 Ассоциативная память
- •2.2 Иерархическая организация многоуровневой памяти эвм
- •2.3 Страничная организация памяти
- •2.4. Буферная память типа "кэш" (бп), способы отображения оперативной памяти на бп
- •2.4.1 Секторный способ организации кэш
- •2.4.2 Группо-ассоциативный способ
- •2.4.3 Ассоциативный способ
- •Раздел 3. Выполнение команд в центральном процессоре (цп)
- •3.1 Основные узлы цп
- •3.2 Структура кода команд цп
- •3.3 Адресность команды
- •Микропрограмма выполнения четырёхадресной команды. Структура операционной части цп
- •1 Этап. Выбор машинной команды.
- •1 Этап. Выбор машинной команды.
- •3.4 Основные стадии выполнения команд
- •3.5 Конвейеризация
- •3.6 Способы адресации
- •Микропрограмма выполнения двухадресной команды формата регистр-регистр (r-r). Структура операционной части цп
- •1 Этап. Выбор машинной команды.
- •5.Базовая адресация
- •6.Индексная адресация
- •7.Базово-индексная адресация
- •Микропрограмма выполнения двухадресной команды. Структура операционной части цп.
- •1 Этап. Выбор машинной команды.
- •8.Косвенно-регистровая адресация
- •1 Этап. Выбор машинной команды.
- •Раздел 4. Арифметико-логическое устройство (алу)
- •4.1 Организация алу
- •4.2 Выполнение операций в алу для чисел с фиксированной точкой
- •4.2.1 Алу для выполнения операций сложения и вычитания над числами с фиксированной точкой
- •Микропрограмма выполнения операции сложения/вычитания
- •4.2.2 Алу для выполнения операции умножения над числами с фиксированной точкой представленных в прямом коде
- •Структурная схема алу для выполнения операции умножения над числами с фиксированной точкой, представленных в прямом коде (по 2 методу)
- •3 Этап.
- •Блок-схема алгоритма микропрограммы
- •4.2.3 Деление чисел с фиксированной точкой
- •1 Этап.
- •2 Этап.
- •3 Этап.
- •Деление с восстановлением остатка
- •Деление без восстановления остатка
- •Структурная схема алу (Деление без восстановления остатка)
- •4.3 Особенности выполнения операций над числами с плавающей точкой
- •4.3.1 Сложение/вычитание чисел с плавающей точкой
- •5.2 Микропрограммная реализация буу
- •5.2.1 Классификация микропрограммных устройств управления
- •По способу организации управляющей части
- •2) Однофазные и многофазные уу
- •3) Статические и динамические уу
- •5.2.2 Выполнение перехода на микропрограммном уровне
- •5.2.3 Обобщённая структурная схема микропрограммного устройства управления
- •5.3 Уу с жёсткой логикой. Аппаратная (схемная) реализация уу.
- •Реализация уу с жёсткой логикой для примера горизонтального аппаратного уу, схема Уилкса
- •5.4 Сравнение микропрограммной и аппаратной реализации уу
- •Раздел 6. Организации прерываний в эвм
- •6.1 Общие принципы организации прерываний в эвм
- •6.2 Классы и иерархия обработки прерываний
- •6.3 Механизм реализации прерываний с помощью «старых» и «новых» ячеек
- •6.4 Стековый механизм организации прерываний
- •6.4.1 Механизм реализации внешних прерываний
- •6.4.2 Классификация внешних прерываний
- •Раздел 7. Организация ввода-вывода в эвм
- •7.1 Проблематика ввода-вывода, взаимодействие ядра эвм с периферийными устройствами Канальный ввод/вывод
- •Канальная команда
- •7.2 Ввод-вывод при использовании процессоров ввода-вывода Функционирование селекторного канала
- •7.3 Режимы работы процессоров ввода-вывода
- •Организация мультиплексного канала
- •7.4 Магистральная организация ввода-вывода
- •Программно-управляемый ввод/вывод (для медленных ву)
- •7.5 Радиальная организация ввода-вывода
- •Раздел 8. Микропроцессоры
- •8.1 Классификация микропроцессоров, секционированные микропроцессоры, однокристальные микропроцессоры Классификация микропроцессоров
- •Микропроцессоры серии intel
- •Микропроцессор 8088
- •8.2 Взаимосвязь характеристик микропроцессоров и интерфейсов периферийных устройств
- •8.3 Периферийные устройства пэвм, дисплеи: текстовый и графический режимы
- •Раздел 9. Организация функционирования вычислительных систем (вс)
- •9.1 Классификация вс, системы окод, окмд, мкод, мкмд, параллельные системы
- •9.2 Понятие о многомашинных и многопроцессорных вычислительных системах мкмд
- •9.2.1 Многомашинные комплексы
- •9.2.2 Мультипроцессорные вычислительные системы
- •9.3 Отказоустойчивые и вычислительные кластеры
- •9.4 Векторные вс
- •9.4.1 Окмд
- •9.4.2 Мкод. Конвейерные векторные вс
- •9.4.3 Выполнение операций сложения и вычитания с плавающей точкой над векторами
- •Приложение 1 Логические функции
- •Приложение 2 Основные узлы эвм Триггеры
- •Регистры
- •Приём и передача информации из регистра в регистр.
- •Запись информации с одного регистра на другой.
- •Сдвиг информации в регистре.
- •Дешифратор
- •Сумматор
- •Счётчики
- •Оглавление
- •Раздел 1. Основные принципы организации и характеристики современных эвм 2
- •Раздел 2. Организация памяти 16
- •Раздел 3. Выполнение команд в центральном процессоре (цп) 22
- •Раздел 4. Арифметико-логическое устройство (алу) 36
- •Раздел 5. Устройство управления эвм 49
9.2.2 Мультипроцессорные вычислительные системы
Предназначены для повышения производительности задач 2-ого класса.
В то время, как многомашинные комплексы предназначены либо для повышения производительности при обработке задач, обладающих свойством независимости на уровне задач, либо повышения надежности вычислительных систем.
Мультипроцессорные ВС используются для повышения производительности при решении задач, характеризующихся параллелизмом независимостью ветвей
Особенности:
ЦП работают с общей памятью
Для ядра имеется общее ВУ и общая ОС.
Классификация мультипроцессорных ВС:
На основе общей шины
Только два устройства могут общаться между собой, т.е. малая производительность.
Достоинства: простота, система просто наращивается.
Недостатки: низкая надежность, т.к. если общая шина выходит из строя, то вся система тоже выходит из строя. Низкое быстродействие.
На основе коммутационной матрицы.
Достоинства: Высокая производительность надежность (выше чем в первом случае).
Недостатки: Малая гибкость, чтобы нарастить систему, надо переделать всю коммутационную матрицу.
С многовходовой памятью. (ОП)
9.3 Отказоустойчивые и вычислительные кластеры
Кластер - группа компьютеров, объединённых высокоскоростными каналами связи и представляющая с точки зрения пользователя единый аппаратный ресурс.
Обычно различают следующие основные виды кластеров:
отказоустойчивые кластеры
кластеры с балансировкой нагрузки
вычислительные кластеры
grid-системы
Цель конфигураций на основе отказоустойчивых кластеров - свести к нулю время восстановления системы после сбоя.
Отказоустойчивость обеспечивается избыточностью на физическом уровне, где в любом из компонентов может возникнуть сбой и никто этого не заметит.
Архитектура отказоустойчивых систем позволяет администраторам наращивать систему, осуществлять повседневную поддержку и удалять компоненты, на которых возник сбой, без отключения всей системы.
9.4 Векторные вс
9.4.1 Окмд
В системе существует матрица процессоров, т.о. все процессоры вычислительной системы выполняют одну и ту же команду над своими различными данными, таким образом получается матрица результатов. Т.е. эти системы предназначены для решения задач 3-его класса ( задачи с одним алгоритмом, но различными объектами).
Системы, относящиеся к классу ОКМД – одна из разновидностей векторных вычислительных систем.
Особенности матричных ВС:
Общее УУ для всех процессорных модулей.
Все процессоры одновременно выполняют одну и туже команду, но над различными данными.
Сложно установить связи между отдельными ЦП, если между ними не предусматривается прямых связей.
Векторная ВС предназначена для обработки векторов.
В векторных вычислительных системах в формате команд вводится дополнительное поле, указывающее длину вектора.
Векторная команда:
Если задача не векторизуется, то прироста производительности не будет.
9.4.2 Мкод. Конвейерные векторные вс
Конвейер на уровне данных может использоваться только тогда, когда имеются векторные данные (имеются векторные регистры). При конвейерной обработке данных нет информационной зависимости.
Методы повышения производительности:
Конвейерная обработка на уровне команд (см. 286-процессор).
Конвейерная обработка на уровне данных (характерна для векторных вычислительных систем). Каждый такт выводит результат.