- •Московский авиационный институт (национальный исследовательский университет)
- •Раздел 1. Основные принципы организации и характеристики современных эвм
- •1.1 Поколения эвм, основные черты каждого из них
- •1.2 Общие положения об организации отдельных классов эвм
- •1.3. Основные характеристики, области применения эвм различных классов
- •I. По способу взаимодействия ядра и внешнего устройства.
- •II. По организации ядра.
- •1.4 Системы счисления, используемые в эвм
- •1.4.1 Представление чисел в позиционной системе счисления
- •1.4.2 Перевод чисел из двоичной (восьмеричной, шестнадцатеричной) системы счисления в десятичную систему счисления
- •1.4.3 Перевод чисел из десятичной системы счисления в двоичную (восьмеричную, шестнадцатеричную) систему счисления
- •1.4.4 Перевод чисел из шестнадцатеричной системы счисления в двоичную
- •1.4.5 Перевод чисел из двоичной системы счисления в шестнадцатеричную
- •1.5 Прямой, обратный, дополнительный коды
- •1.6 Переполнение разрядной сетки
- •1.7 Формы представления чисел в эвм
- •1.7.1 Форма представления чисел с фиксированной точкой
- •1.7.2 Форма представления чисел с плавающей точкой
- •Раздел 2. Организация памяти
- •2.1 Адресная память, ассоциативная память, стек
- •2.1.1 Адресная память
- •2.1.2 Стековая память
- •2.1.3 Ассоциативная память
- •2.2 Иерархическая организация многоуровневой памяти эвм
- •2.3 Страничная организация памяти
- •2.4. Буферная память типа "кэш" (бп), способы отображения оперативной памяти на бп
- •2.4.1 Секторный способ организации кэш
- •2.4.2 Группо-ассоциативный способ
- •2.4.3 Ассоциативный способ
- •Раздел 3. Выполнение команд в центральном процессоре (цп)
- •3.1 Основные узлы цп
- •3.2 Структура кода команд цп
- •3.3 Адресность команды
- •Микропрограмма выполнения четырёхадресной команды. Структура операционной части цп
- •1 Этап. Выбор машинной команды.
- •1 Этап. Выбор машинной команды.
- •3.4 Основные стадии выполнения команд
- •3.5 Конвейеризация
- •3.6 Способы адресации
- •Микропрограмма выполнения двухадресной команды формата регистр-регистр (r-r). Структура операционной части цп
- •1 Этап. Выбор машинной команды.
- •5.Базовая адресация
- •6.Индексная адресация
- •7.Базово-индексная адресация
- •Микропрограмма выполнения двухадресной команды. Структура операционной части цп.
- •1 Этап. Выбор машинной команды.
- •8.Косвенно-регистровая адресация
- •1 Этап. Выбор машинной команды.
- •Раздел 4. Арифметико-логическое устройство (алу)
- •4.1 Организация алу
- •4.2 Выполнение операций в алу для чисел с фиксированной точкой
- •4.2.1 Алу для выполнения операций сложения и вычитания над числами с фиксированной точкой
- •Микропрограмма выполнения операции сложения/вычитания
- •4.2.2 Алу для выполнения операции умножения над числами с фиксированной точкой представленных в прямом коде
- •Структурная схема алу для выполнения операции умножения над числами с фиксированной точкой, представленных в прямом коде (по 2 методу)
- •3 Этап.
- •Блок-схема алгоритма микропрограммы
- •4.2.3 Деление чисел с фиксированной точкой
- •1 Этап.
- •2 Этап.
- •3 Этап.
- •Деление с восстановлением остатка
- •Деление без восстановления остатка
- •Структурная схема алу (Деление без восстановления остатка)
- •4.3 Особенности выполнения операций над числами с плавающей точкой
- •4.3.1 Сложение/вычитание чисел с плавающей точкой
- •5.2 Микропрограммная реализация буу
- •5.2.1 Классификация микропрограммных устройств управления
- •По способу организации управляющей части
- •2) Однофазные и многофазные уу
- •3) Статические и динамические уу
- •5.2.2 Выполнение перехода на микропрограммном уровне
- •5.2.3 Обобщённая структурная схема микропрограммного устройства управления
- •5.3 Уу с жёсткой логикой. Аппаратная (схемная) реализация уу.
- •Реализация уу с жёсткой логикой для примера горизонтального аппаратного уу, схема Уилкса
- •5.4 Сравнение микропрограммной и аппаратной реализации уу
- •Раздел 6. Организации прерываний в эвм
- •6.1 Общие принципы организации прерываний в эвм
- •6.2 Классы и иерархия обработки прерываний
- •6.3 Механизм реализации прерываний с помощью «старых» и «новых» ячеек
- •6.4 Стековый механизм организации прерываний
- •6.4.1 Механизм реализации внешних прерываний
- •6.4.2 Классификация внешних прерываний
- •Раздел 7. Организация ввода-вывода в эвм
- •7.1 Проблематика ввода-вывода, взаимодействие ядра эвм с периферийными устройствами Канальный ввод/вывод
- •Канальная команда
- •7.2 Ввод-вывод при использовании процессоров ввода-вывода Функционирование селекторного канала
- •7.3 Режимы работы процессоров ввода-вывода
- •Организация мультиплексного канала
- •7.4 Магистральная организация ввода-вывода
- •Программно-управляемый ввод/вывод (для медленных ву)
- •7.5 Радиальная организация ввода-вывода
- •Раздел 8. Микропроцессоры
- •8.1 Классификация микропроцессоров, секционированные микропроцессоры, однокристальные микропроцессоры Классификация микропроцессоров
- •Микропроцессоры серии intel
- •Микропроцессор 8088
- •8.2 Взаимосвязь характеристик микропроцессоров и интерфейсов периферийных устройств
- •8.3 Периферийные устройства пэвм, дисплеи: текстовый и графический режимы
- •Раздел 9. Организация функционирования вычислительных систем (вс)
- •9.1 Классификация вс, системы окод, окмд, мкод, мкмд, параллельные системы
- •9.2 Понятие о многомашинных и многопроцессорных вычислительных системах мкмд
- •9.2.1 Многомашинные комплексы
- •9.2.2 Мультипроцессорные вычислительные системы
- •9.3 Отказоустойчивые и вычислительные кластеры
- •9.4 Векторные вс
- •9.4.1 Окмд
- •9.4.2 Мкод. Конвейерные векторные вс
- •9.4.3 Выполнение операций сложения и вычитания с плавающей точкой над векторами
- •Приложение 1 Логические функции
- •Приложение 2 Основные узлы эвм Триггеры
- •Регистры
- •Приём и передача информации из регистра в регистр.
- •Запись информации с одного регистра на другой.
- •Сдвиг информации в регистре.
- •Дешифратор
- •Сумматор
- •Счётчики
- •Оглавление
- •Раздел 1. Основные принципы организации и характеристики современных эвм 2
- •Раздел 2. Организация памяти 16
- •Раздел 3. Выполнение команд в центральном процессоре (цп) 22
- •Раздел 4. Арифметико-логическое устройство (алу) 36
- •Раздел 5. Устройство управления эвм 49
3) Статические и динамические уу
В статических используется постоянная память, микропрограмма один раз записывается в ПЗУ и не подлежит изменению.
В динамических используется оперативная память и возможна перезапись.
Пример реализации УУ операционной части центрального процессора при выполнении двухадресной команды.Косвенно-регистровая адресация для первого и второго операндов.Результат записывается на место второго операнда.
Горизонтальное микропрограммное УУ
1 этап. Выбор команды из памяти.
V1 РАП:=СчК
V2 РЧП:=Чт(РАП)
V3 РК:=РЧП
V4 СчК:=СчК+n
2 этап. Дешифрация кода операции.
3 этап. Формирование исполнительного адреса и выбор операндов.
V5 РАРП:=РК (R1)
V6 РЧРП:=Чт (РАРП) (выбор адреса первого операнда из РОНов)
V7 РАП:=РЧРП
V2 РЧП:=Чт (РАП) (выбор первого операнда из ОП)
V8 Р1:=РЧП
V9 РАРП:=РК (R2)
V6 РЧРП:=Чт (РАРП) (выбор адреса второго операнда из РОНов)
V7 РАП:=РЧРП
V2 РЧП:=Чт (РАП) (выбор второго операнда из ОП)
V10 Р2:=РЧП
4 этап. Выполнение операции в АЛУ.
V11 РС=Р1 операция Р2
5 этап. Запись результата.
V12 РЧП:=РС
V13 Зп (РАП)=РЧП
Совместим микрооперации во времени.
1 этап. Выбор команды из памяти
V1 РАП:=СчК
V2 РЧП:=Чт(РАП)
V3, V4 РК:=РЧП, СчК:=СчК+n
2 этап. Дешифрация кода операции
3 этап. Формирование исполнительного адреса и выбор операндов
V5 РАРП:=РК(R1)
V6 РЧРП:=Чт(РАРП)
V7,V9 РАП:=РЧРП,РАРП:=РК(R2)
V2,V6 РЧП:=Чт(РАП), РЧРП:=Чт(РАРП)
V7 ,V8 РАП:=РЧРП,Р1:=РЧП
V2 РЧП:=Чт(РАП)
V10 Р2:=РЧП
4 этап. Выполнение операции в АЛУ
V11 РС:=Р1 операция Р2
5 этап. Запись результатов
V12 РЧП:=РС
V13 Зп(РАП):=РЧП
Получилось всего 13 тактов.
№ Тi |
VVi |
T1 |
V1 |
T2 |
V2 |
T3 |
V3,V4 |
T4 |
V5 |
T5 |
V6 |
T6 |
V7,V9 |
T7 |
V2,V6 |
T8 |
V7,V8 |
T9 |
V2 |
T10 |
V10 |
T11 |
V11 |
T12 |
V12 |
T13 |
V13 |
Схема Уилкса
Вначале на РАМК подаётся адрес первой выполняемой микрокоманды(0000). После дешифрации эта микрокоманда считывается из памяти микрокоманды на РМК . При этом управляющий сигнал V1=1, а все остальные =0. Управляющий сигнал V1 поступает на соответствующий вентиль в операционную часть ЦП. И в этом такте срабатывает только одна пересылка информации . Со счётчика Команд(СчК) будет передана на РАП. Т.к. все остальные управляющие сигналы равны 0, то другие микрокоманды выполняться не будут. В адресной части для данной микрооперации закодирован код 0001,что соответствует адресу ячейки, где хранится следующая, т.е. вторая выполняемая микрокоманда. Далее выполняются аналогичные действия.
Вертикальное микропрограммное УУ
Здесь совмещение микроопераций невозможно.
№ Т |
Vi |
Т1 |
V1 |
Т2 |
V2 |
Т3 |
V3 |
Т4 |
V4 |
Т5 |
V5 |
Т6 |
V6 |
Т7 |
V7 |
Т8 |
V2 |
Т9 |
V8 |
Т10 |
V9 |
Т11 |
V6 |
Т12 |
V7 |
Т13 |
V2 |
Т14 |
V10 |
Т15 |
V11 |
Т16 |
V12 |
Т17 |
V13 |