- •Московский авиационный институт (национальный исследовательский университет)
- •Раздел 1. Основные принципы организации и характеристики современных эвм
- •1.1 Поколения эвм, основные черты каждого из них
- •1.2 Общие положения об организации отдельных классов эвм
- •1.3. Основные характеристики, области применения эвм различных классов
- •I. По способу взаимодействия ядра и внешнего устройства.
- •II. По организации ядра.
- •1.4 Системы счисления, используемые в эвм
- •1.4.1 Представление чисел в позиционной системе счисления
- •1.4.2 Перевод чисел из двоичной (восьмеричной, шестнадцатеричной) системы счисления в десятичную систему счисления
- •1.4.3 Перевод чисел из десятичной системы счисления в двоичную (восьмеричную, шестнадцатеричную) систему счисления
- •1.4.4 Перевод чисел из шестнадцатеричной системы счисления в двоичную
- •1.4.5 Перевод чисел из двоичной системы счисления в шестнадцатеричную
- •1.5 Прямой, обратный, дополнительный коды
- •1.6 Переполнение разрядной сетки
- •1.7 Формы представления чисел в эвм
- •1.7.1 Форма представления чисел с фиксированной точкой
- •1.7.2 Форма представления чисел с плавающей точкой
- •Раздел 2. Организация памяти
- •2.1 Адресная память, ассоциативная память, стек
- •2.1.1 Адресная память
- •2.1.2 Стековая память
- •2.1.3 Ассоциативная память
- •2.2 Иерархическая организация многоуровневой памяти эвм
- •2.3 Страничная организация памяти
- •2.4. Буферная память типа "кэш" (бп), способы отображения оперативной памяти на бп
- •2.4.1 Секторный способ организации кэш
- •2.4.2 Группо-ассоциативный способ
- •2.4.3 Ассоциативный способ
- •Раздел 3. Выполнение команд в центральном процессоре (цп)
- •3.1 Основные узлы цп
- •3.2 Структура кода команд цп
- •3.3 Адресность команды
- •Микропрограмма выполнения четырёхадресной команды. Структура операционной части цп
- •1 Этап. Выбор машинной команды.
- •1 Этап. Выбор машинной команды.
- •3.4 Основные стадии выполнения команд
- •3.5 Конвейеризация
- •3.6 Способы адресации
- •Микропрограмма выполнения двухадресной команды формата регистр-регистр (r-r). Структура операционной части цп
- •1 Этап. Выбор машинной команды.
- •5.Базовая адресация
- •6.Индексная адресация
- •7.Базово-индексная адресация
- •Микропрограмма выполнения двухадресной команды. Структура операционной части цп.
- •1 Этап. Выбор машинной команды.
- •8.Косвенно-регистровая адресация
- •1 Этап. Выбор машинной команды.
- •Раздел 4. Арифметико-логическое устройство (алу)
- •4.1 Организация алу
- •4.2 Выполнение операций в алу для чисел с фиксированной точкой
- •4.2.1 Алу для выполнения операций сложения и вычитания над числами с фиксированной точкой
- •Микропрограмма выполнения операции сложения/вычитания
- •4.2.2 Алу для выполнения операции умножения над числами с фиксированной точкой представленных в прямом коде
- •Структурная схема алу для выполнения операции умножения над числами с фиксированной точкой, представленных в прямом коде (по 2 методу)
- •3 Этап.
- •Блок-схема алгоритма микропрограммы
- •4.2.3 Деление чисел с фиксированной точкой
- •1 Этап.
- •2 Этап.
- •3 Этап.
- •Деление с восстановлением остатка
- •Деление без восстановления остатка
- •Структурная схема алу (Деление без восстановления остатка)
- •4.3 Особенности выполнения операций над числами с плавающей точкой
- •4.3.1 Сложение/вычитание чисел с плавающей точкой
- •5.2 Микропрограммная реализация буу
- •5.2.1 Классификация микропрограммных устройств управления
- •По способу организации управляющей части
- •2) Однофазные и многофазные уу
- •3) Статические и динамические уу
- •5.2.2 Выполнение перехода на микропрограммном уровне
- •5.2.3 Обобщённая структурная схема микропрограммного устройства управления
- •5.3 Уу с жёсткой логикой. Аппаратная (схемная) реализация уу.
- •Реализация уу с жёсткой логикой для примера горизонтального аппаратного уу, схема Уилкса
- •5.4 Сравнение микропрограммной и аппаратной реализации уу
- •Раздел 6. Организации прерываний в эвм
- •6.1 Общие принципы организации прерываний в эвм
- •6.2 Классы и иерархия обработки прерываний
- •6.3 Механизм реализации прерываний с помощью «старых» и «новых» ячеек
- •6.4 Стековый механизм организации прерываний
- •6.4.1 Механизм реализации внешних прерываний
- •6.4.2 Классификация внешних прерываний
- •Раздел 7. Организация ввода-вывода в эвм
- •7.1 Проблематика ввода-вывода, взаимодействие ядра эвм с периферийными устройствами Канальный ввод/вывод
- •Канальная команда
- •7.2 Ввод-вывод при использовании процессоров ввода-вывода Функционирование селекторного канала
- •7.3 Режимы работы процессоров ввода-вывода
- •Организация мультиплексного канала
- •7.4 Магистральная организация ввода-вывода
- •Программно-управляемый ввод/вывод (для медленных ву)
- •7.5 Радиальная организация ввода-вывода
- •Раздел 8. Микропроцессоры
- •8.1 Классификация микропроцессоров, секционированные микропроцессоры, однокристальные микропроцессоры Классификация микропроцессоров
- •Микропроцессоры серии intel
- •Микропроцессор 8088
- •8.2 Взаимосвязь характеристик микропроцессоров и интерфейсов периферийных устройств
- •8.3 Периферийные устройства пэвм, дисплеи: текстовый и графический режимы
- •Раздел 9. Организация функционирования вычислительных систем (вс)
- •9.1 Классификация вс, системы окод, окмд, мкод, мкмд, параллельные системы
- •9.2 Понятие о многомашинных и многопроцессорных вычислительных системах мкмд
- •9.2.1 Многомашинные комплексы
- •9.2.2 Мультипроцессорные вычислительные системы
- •9.3 Отказоустойчивые и вычислительные кластеры
- •9.4 Векторные вс
- •9.4.1 Окмд
- •9.4.2 Мкод. Конвейерные векторные вс
- •9.4.3 Выполнение операций сложения и вычитания с плавающей точкой над векторами
- •Приложение 1 Логические функции
- •Приложение 2 Основные узлы эвм Триггеры
- •Регистры
- •Приём и передача информации из регистра в регистр.
- •Запись информации с одного регистра на другой.
- •Сдвиг информации в регистре.
- •Дешифратор
- •Сумматор
- •Счётчики
- •Оглавление
- •Раздел 1. Основные принципы организации и характеристики современных эвм 2
- •Раздел 2. Организация памяти 16
- •Раздел 3. Выполнение команд в центральном процессоре (цп) 22
- •Раздел 4. Арифметико-логическое устройство (алу) 36
- •Раздел 5. Устройство управления эвм 49
2.2 Иерархическая организация многоуровневой памяти эвм
быстродействие
В нешняя память – жёсткий диск (винчестер).
n*100 Гбайт БП – буферная память
ОП – оперативная память
РОНы – регистры общего назначения
≈m*1 Гбайт
L*Мбайт
штук
объём
2.3 Страничная организация памяти
В наиболее простом и наиболее часто используемом случае страничной виртуальной памяти, виртуальная память и физическая представляются состоящими из наборов блоков или страниц одинакового размера. Виртуальные адреса делятся на страницы (page), соответствующие единицы в физической памяти образуют страничные кадры (page frames), а в целом система поддержки страничной виртуальной памяти называется пейджингом (paging). Передача информации между памятью и диском всегда осуществляется целыми страницами. Страницы имеют фиксированную длину, обычно являющуюся степенью числа 2, и не могут перекрываться.
Процесс может выполняться, если его текущая страница находится в оперативной памяти. Если текущей страницы в главной памяти нет, она должна быть переписана (подкачана) из внешней памяти. Поступившая страница может быть размещена в любой свободный страничный кадр.
Процесс обращается к памяти с помощью адреса виртуальной памяти, который содержит в себе номер страницы и смещение внутри страницы. Процессор преобразует номер виртуальной страницы в адрес соответствующей ей физической страницы при помощи буфера ассоциативной трансляции. Если ему не удалось это сделать, то требуется обращение к таблице страниц, что может сделать либо сам процессор, либо операционная система (в зависимости от архитектуры). При запросе на выделение памяти операционная система может «сбросить» на жёсткий диск страницы, к которым давно не было обращений.
Нужно отметить очень важный пункт, что при страничной организации, все ресурсы памяти, как оперативной, так и внешней представляются для пользователя единым целым. Пользователь работает с общим адресным пространством и не задумывается, какая память при этом используется: оперативная или внешняя, а эта общая память носит название виртуальной (моделируемой).
2.4. Буферная память типа "кэш" (бп), способы отображения оперативной памяти на бп
КЭШ невидима для программиста. Когда ЦП обращается к ОП по чтению или записи информации (при чтение это обращение за командами, за данными), то аппаратно просматривается, находится ли запрашиваемая информация в КЭШ.
Если информация находится в КЭШ, то обращение к ОП не требуется. Если запрашиваемая информация в КЭШ отсутствует, то происходит обращение к ОП. При этом часть информации из КЭШ удаляется и на ее место записывается информация из ОП.
Различают буфер прямого соответствия, секторный, группо-ассоциативный, ассоциативный способы организации КЭШ памяти.
2.4.1 Секторный способ организации кэш
Объем сегмента равен объему сектора. В свою очередь сегменты и сектора делятся на блоки равной величины. Число блоков в сегменте и секторе совпадают. Поскольку КЭШ меньше емкости ОП, количество секторов будет меньше количества сегментов. Каждому сектору в КЭШ соответствует регистр номера присутствующего сегмента (РНПС). РНПС хранит номер сегмента, находящегося в данный момент в данном секторе. i-ый блок j-ого сегмента может находиться только на месте i-ого блока k-ого сектора. Каждый блок в секторе снабжен битом присутствия. Если бит присутствия равен единице, то в данный момент этот блок находится в КЭШ, если равен нулю, то блок отсутствует. При обращении к ОП ЦП выдает физический (исполнительный) адрес.
Исполнительный адрес состоит из трех групп разрядов. Чтобы определить находится ли адресуемая информация в КЭШ необходимо выделить в начале старшие разряды исполнительного адреса, которые определяют номер сегмента. Старшие разряды сравнивают с содержимым РНПС. В том регистре, где произошло совпадение, будет означать, что адресуемый сегмент находится в КЭШ и он расположен в секторе, соответствующему этому сегменту. Далее выделяются средние разряды исполнительного адреса, которые указывают номер блока. Для соответствующего блока уже в найденном секторе анализируется бит присутствия. Если бит присутствия равен единице, то это означает, что адресуемая информация хранится в КЭШ. Если бит присутствия равен нулю, то это означает, что адресуемого блока в КЭШ нет, происходит обращение к ОП. Адресуемый блок подкачивается в КЭШ и бит присутствия для него устанавливается в единицу. ЦП обращается в КЭШ по чтению или по записи информации. При обращении по чтению информация не меняется, поэтому после обращения информация в КЭШ и ОП идентична. При записи информация в КЭШ изменяется, поэтому существуют две дисциплины работы:
сквозная запись;
признаковый обмен.
При сквозной записи информация одновременно пишется в КЭШ и ОП.
При признаковом обмене каждый блок снабжен дополнительно битом изменения. При записи информации в соответствующий блок КЭШ бит изменения устанавливается в единицу, что говорит том, что блок КЭШ и соответствующий блок ОП различны. Этот признак анализируется при вытеснении сегмента.
В том случае, если старшие разряды исполнительного адреса не совпали ни с одним из регистров РНПС, это означает, что адресуемый сегмент отсутствует в КЭШ. Чтобы подкачать адресуемый сегмент в КЭШ предварительно должен быть вытеснен один из сегментов, находящихся в КЭШ. Существуют различные алгоритмы определения номера вытесняемого сегмента. После определения номера вытесняемого сегмента из некоторого сектора при признаковом обмене для всех блоков анализируется бит изменения. Те блоки, для которых бит изменения равен единице переписываются в ОП. Далее все биты присутствия и изменения для всех блоков сбрасываются в ноль. При сквозной записи вытеснение сегмента состоит только в обнулении битов присутствия.
Подкачка адресуемого сегмента в КЭШ заключается только в занесении номера адресуемого сегмента на регистр РНПС. Подкачка блоков в адресуемый сегмент будет производиться к моментам обращения к блокам по алгоритму, изложенному выше, т.е. выделяются средние разряды исполнительного адреса, сравниваются с битом присутствия, если бит присутствия равен нулю – блока нет, и адресуемый блок подкачивается из ОП.
Частным случаем секторного способа является буфер прямого соответствия, когда число секторов равно единице.