- •Московский авиационный институт (национальный исследовательский университет)
- •Раздел 1. Основные принципы организации и характеристики современных эвм
- •1.1 Поколения эвм, основные черты каждого из них
- •1.2 Общие положения об организации отдельных классов эвм
- •1.3. Основные характеристики, области применения эвм различных классов
- •I. По способу взаимодействия ядра и внешнего устройства.
- •II. По организации ядра.
- •1.4 Системы счисления, используемые в эвм
- •1.4.1 Представление чисел в позиционной системе счисления
- •1.4.2 Перевод чисел из двоичной (восьмеричной, шестнадцатеричной) системы счисления в десятичную систему счисления
- •1.4.3 Перевод чисел из десятичной системы счисления в двоичную (восьмеричную, шестнадцатеричную) систему счисления
- •1.4.4 Перевод чисел из шестнадцатеричной системы счисления в двоичную
- •1.4.5 Перевод чисел из двоичной системы счисления в шестнадцатеричную
- •1.5 Прямой, обратный, дополнительный коды
- •1.6 Переполнение разрядной сетки
- •1.7 Формы представления чисел в эвм
- •1.7.1 Форма представления чисел с фиксированной точкой
- •1.7.2 Форма представления чисел с плавающей точкой
- •Раздел 2. Организация памяти
- •2.1 Адресная память, ассоциативная память, стек
- •2.1.1 Адресная память
- •2.1.2 Стековая память
- •2.1.3 Ассоциативная память
- •2.2 Иерархическая организация многоуровневой памяти эвм
- •2.3 Страничная организация памяти
- •2.4. Буферная память типа "кэш" (бп), способы отображения оперативной памяти на бп
- •2.4.1 Секторный способ организации кэш
- •2.4.2 Группо-ассоциативный способ
- •2.4.3 Ассоциативный способ
- •Раздел 3. Выполнение команд в центральном процессоре (цп)
- •3.1 Основные узлы цп
- •3.2 Структура кода команд цп
- •3.3 Адресность команды
- •Микропрограмма выполнения четырёхадресной команды. Структура операционной части цп
- •1 Этап. Выбор машинной команды.
- •1 Этап. Выбор машинной команды.
- •3.4 Основные стадии выполнения команд
- •3.5 Конвейеризация
- •3.6 Способы адресации
- •Микропрограмма выполнения двухадресной команды формата регистр-регистр (r-r). Структура операционной части цп
- •1 Этап. Выбор машинной команды.
- •5.Базовая адресация
- •6.Индексная адресация
- •7.Базово-индексная адресация
- •Микропрограмма выполнения двухадресной команды. Структура операционной части цп.
- •1 Этап. Выбор машинной команды.
- •8.Косвенно-регистровая адресация
- •1 Этап. Выбор машинной команды.
- •Раздел 4. Арифметико-логическое устройство (алу)
- •4.1 Организация алу
- •4.2 Выполнение операций в алу для чисел с фиксированной точкой
- •4.2.1 Алу для выполнения операций сложения и вычитания над числами с фиксированной точкой
- •Микропрограмма выполнения операции сложения/вычитания
- •4.2.2 Алу для выполнения операции умножения над числами с фиксированной точкой представленных в прямом коде
- •Структурная схема алу для выполнения операции умножения над числами с фиксированной точкой, представленных в прямом коде (по 2 методу)
- •3 Этап.
- •Блок-схема алгоритма микропрограммы
- •4.2.3 Деление чисел с фиксированной точкой
- •1 Этап.
- •2 Этап.
- •3 Этап.
- •Деление с восстановлением остатка
- •Деление без восстановления остатка
- •Структурная схема алу (Деление без восстановления остатка)
- •4.3 Особенности выполнения операций над числами с плавающей точкой
- •4.3.1 Сложение/вычитание чисел с плавающей точкой
- •5.2 Микропрограммная реализация буу
- •5.2.1 Классификация микропрограммных устройств управления
- •По способу организации управляющей части
- •2) Однофазные и многофазные уу
- •3) Статические и динамические уу
- •5.2.2 Выполнение перехода на микропрограммном уровне
- •5.2.3 Обобщённая структурная схема микропрограммного устройства управления
- •5.3 Уу с жёсткой логикой. Аппаратная (схемная) реализация уу.
- •Реализация уу с жёсткой логикой для примера горизонтального аппаратного уу, схема Уилкса
- •5.4 Сравнение микропрограммной и аппаратной реализации уу
- •Раздел 6. Организации прерываний в эвм
- •6.1 Общие принципы организации прерываний в эвм
- •6.2 Классы и иерархия обработки прерываний
- •6.3 Механизм реализации прерываний с помощью «старых» и «новых» ячеек
- •6.4 Стековый механизм организации прерываний
- •6.4.1 Механизм реализации внешних прерываний
- •6.4.2 Классификация внешних прерываний
- •Раздел 7. Организация ввода-вывода в эвм
- •7.1 Проблематика ввода-вывода, взаимодействие ядра эвм с периферийными устройствами Канальный ввод/вывод
- •Канальная команда
- •7.2 Ввод-вывод при использовании процессоров ввода-вывода Функционирование селекторного канала
- •7.3 Режимы работы процессоров ввода-вывода
- •Организация мультиплексного канала
- •7.4 Магистральная организация ввода-вывода
- •Программно-управляемый ввод/вывод (для медленных ву)
- •7.5 Радиальная организация ввода-вывода
- •Раздел 8. Микропроцессоры
- •8.1 Классификация микропроцессоров, секционированные микропроцессоры, однокристальные микропроцессоры Классификация микропроцессоров
- •Микропроцессоры серии intel
- •Микропроцессор 8088
- •8.2 Взаимосвязь характеристик микропроцессоров и интерфейсов периферийных устройств
- •8.3 Периферийные устройства пэвм, дисплеи: текстовый и графический режимы
- •Раздел 9. Организация функционирования вычислительных систем (вс)
- •9.1 Классификация вс, системы окод, окмд, мкод, мкмд, параллельные системы
- •9.2 Понятие о многомашинных и многопроцессорных вычислительных системах мкмд
- •9.2.1 Многомашинные комплексы
- •9.2.2 Мультипроцессорные вычислительные системы
- •9.3 Отказоустойчивые и вычислительные кластеры
- •9.4 Векторные вс
- •9.4.1 Окмд
- •9.4.2 Мкод. Конвейерные векторные вс
- •9.4.3 Выполнение операций сложения и вычитания с плавающей точкой над векторами
- •Приложение 1 Логические функции
- •Приложение 2 Основные узлы эвм Триггеры
- •Регистры
- •Приём и передача информации из регистра в регистр.
- •Запись информации с одного регистра на другой.
- •Сдвиг информации в регистре.
- •Дешифратор
- •Сумматор
- •Счётчики
- •Оглавление
- •Раздел 1. Основные принципы организации и характеристики современных эвм 2
- •Раздел 2. Организация памяти 16
- •Раздел 3. Выполнение команд в центральном процессоре (цп) 22
- •Раздел 4. Арифметико-логическое устройство (алу) 36
- •Раздел 5. Устройство управления эвм 49
Сумматор
Сумматором называется устройство, которое предназначено для сложения кодов чисел без учёта знака.
Различают:
одноразрядные сумматоры,
многоразрядные сумматоры.
Одноразрядный сумматор
Одноразрядный сумматор предназначен для сложения разряда слагаемых и переноса из предыдущего разряда. В результате суммирования получается значение (разряд) суммы и перенос в следующий разряд.
Многоразрядный сумматор представляет собой комбинацию одноразрядных сумматоров.
Для суммирования кодов чисел с использованием последовательного кода используются одноразрядные сумматоры.
Для суммирования кодов чисел с использованием параллельного кода используются многоразрядные сумматоры.
Счётчики
Счётчик – это устройство, которое предназначено для подсчёта сигналов во входной последовательности.
Счётчики бывают:
суммирующие - выполняют операцию сложения,
вычитающие - выполняют операцию вычитания,
реверсивные – выполняют операции и сложения, и вычитания.
Оглавление
1
Раздел 1. Основные принципы организации и характеристики современных эвм 2
1.1 Поколения ЭВМ, основные черты каждого из них 2
1.2 Общие положения об организации отдельных классов ЭВМ 3
1.3. Основные характеристики, области применения ЭВМ различных классов 3
1.4 Системы счисления, используемые в ЭВМ 6
1.4.1 Представление чисел в позиционной системе счисления 6
1.4.2 Перевод чисел из двоичной (восьмеричной, шестнадцатеричной) системы счисления в десятичную систему счисления 7
1.4.3 Перевод чисел из десятичной системы счисления в двоичную (восьмеричную, шестнадцатеричную) систему счисления 7
1.4.4 Перевод чисел из шестнадцатеричной системы счисления в двоичную 8
1.4.5 Перевод чисел из двоичной системы счисления в шестнадцатеричную 9
1.5 Прямой, обратный, дополнительный коды 9
А+В 10
А-В 10
А-В 11
1.6 Переполнение разрядной сетки 11
1.7 Формы представления чисел в ЭВМ 13
1.7.1 Форма представления чисел с фиксированной точкой 14
1.7.2 Форма представления чисел с плавающей точкой 14
Раздел 2. Организация памяти 16
2.1 Адресная память, ассоциативная память, стек 16
2.1.1 Адресная память 16
2.1.2 Стековая память 17
2.1.3 Ассоциативная память 17
2.2 Иерархическая организация многоуровневой памяти ЭВМ 18
2.3 Страничная организация памяти 18
2.4. Буферная память типа "КЭШ" (БП), способы отображения оперативной памяти на БП 19
2.4.1 Секторный способ организации КЭШ 19
2.4.2 Группо-ассоциативный способ 20
2.4.3 Ассоциативный способ 21
Раздел 3. Выполнение команд в центральном процессоре (цп) 22
3.1 Основные узлы ЦП 22
3.2 Структура кода команд ЦП 23
3.3 Адресность команды 23
3.5 Конвейеризация 27
3.6 Способы адресации 28
Раздел 4. Арифметико-логическое устройство (алу) 36
4.1 Организация АЛУ 36
4.2 Выполнение операций в АЛУ для чисел с фиксированной точкой 36
4.2.1 АЛУ для выполнения операций сложения и вычитания над числами с фиксированной точкой 36
4.2.2 АЛУ для выполнения операции умножения над числами с фиксированной точкой представленных в прямом коде 38
4.2.3 Деление чисел с фиксированной точкой 45
4.3 Особенности выполнения операций над числами с плавающей точкой 47
4.3.1 Сложение/вычитание чисел с плавающей точкой 47
4.3.2 Умножение чисел с плавающей точкой 48
4.3.3 Деление чисел с плавающей точкой 48