![](/user_photo/2706_HbeT2.jpg)
- •Базовые функции компьютера общего назначения. Взаимодействие компьютера с информационной средой.
- •«Узость» понятия «Архитектура компьютера». Структурная организация компьютера.
- •Уровни организации компьютера.
- •Концепция фон Неймана.
- •Машина фон Неймана: принцип разработки, базовые компоненты.
- •Цикл выполнения команды: состояния; детализированный граф переходов.
- •Архитектура системы команд: основные понятия, свойства, общая характеристика.
- •Команды компьютера общего назначения: основные группы.
- •Команды компьютера общего назначения: компоненты, формат, операционная часть.
- •Символическое представление команды. Критерии выбора формата команд.
- •Адресная часть команды компьютера общего назначения. Варианты реализации.
- •Режимы адресации: непосредственный, прямой, регистровый.
- •Адресация со смещением: общие принципы, относительная адресация, адресация через регистр базы.
- •Стековая адресация: принципы реализации, виды стека, управление стеком, стек-ориентированные операции.
- •Выполнение арифметических операций в компьютере со стековой архитектурой. Полиз.
- •Адресация с индексированием: общие принципы, разновидности.
- •Базовые типы операндов: данные логического типа, строки, адреса.
- •Базовые типы операндов: числа, разрядность основных форматов, размещение в памяти.
- •Данные символьного типа: юникод.
- •Данные символьного типа: общие сведения, принципы кодирования, стандарты ascii и iso 8859, кодовые страницы.
- •Архитектура на основе общей магистрали. Характеристики системной магистрали.
- •Алгоритм функционирования системной магистрали. Взаимодействие устройств.
- •Иерархия магистралей: двух- и трехшинная архитектура.
- •Шинный арбитраж: предпосылки введения, схемы приоритетов.
- •Шинный арбитраж: алгоритмы динамического изменения приоритетов.
- •Централизованный параллельный и многоуровневый арбитраж шины.
- •Централизованный последовательный арбитраж.
- •Децентрализованный арбитраж шин.
- •Опросные схемы арбитража шин.
- •Протокол шины: понятие, виды протоколов. Транзакции синхронной шины.
- •Асинхронные протоколы шины: транзакции, тайм-ауты.
- •Пакетный режим пересылки информации. Конвейеризация транзакций.
- •Расщепление транзакций. Увеличение полосы пропускания шины.
- •Система ввода-вывода: назначение элементов, организация адресного пространства.
- •Детализированные функции модуля ввода-вывода.
- •Структурная организация модуля ввода-вывода.
- •Алгоритм обмена информацией между центральным процессором и внешним устройством.
- •Способы организации ввода-вывода. Программно управляемый ввод-вывод.
- •Команды, используемые при программно управляемом вводе-выводе.
- •Ввод-вывод по прерываниям: принципы, механизм.
- •Методы идентификации устройств, запрашивающих прерывание.
- •Векторные прерывания: принципы реализации, виды.
- •Приоритеты прерываний. Отличие последовательной обработки прерываний от обработки вложенных прерываний.
- •Контроллер прямого доступа к памяти (кпдп): состав и назначение компонентов, инициализация.
- •Алгоритм обмена на основе пдп. Буферизация данных.
- •Варианты реализации механизма пдп. Достоинства и недостатки.
- •Понятия канала ввода-вывода и процессора ввода-вывода.
- •Канальная программа. Управляющее слово канала.
- •Алгоритм функционирования канала ввода-вывода. Способы организации взаимодействия ву с каналом.
- •Режимы канала ввода-вывода.
- •Методы доступа к данным в памяти компьютера.
- •Параметры оценки быстродействия памяти.
- •Иерархическая архитектура памяти компьютера: предпосылки внедрения, принципы реализации и функционирования.
- •Локальность по обращению: виды, использование в архитектурных решениях.
- •Иерархия памяти компьютера: характеристики, описание уровней.
- •Основная память компьютера: назначение, типы запоминающих устройств, способы организации
- •Адресная организация памяти компьютера.
- •Блочная организация памяти: назначение, виды, факторы эффективности применения.
- •Расслоение памяти и чередование адресов: назначение, принцип реализации.
- •Ассоциативная память: логическая организация, функционирование.
- •Логическая и функциональная организация кэш-памяти прямого отображения.
- •Логическая и функциональная организация полностью ассоциативной кэш-памяти.
- •Логическая и функциональная организация множественно-ассоциативной кэш-памяти.
- •Алгоритмы замещения информационных блоков в кэш-памяти: назначение, виды, реализация.
- •Согласование содержимого кэш-памяти и оп. Стратегии записи в кэш-памяти.
- •Многоуровневая кэш-память. Принстонская и гарвардская архитектуры кэш-памяти.
- •Виртуализация памяти компьютеров: предпосылки внедрения, принцип реализации, виды виртуальной памяти.
- •Концепция страничной организации памяти. Взаимодействие виртуальной памяти с кэш-памятью.
- •Ограничения страничной организации памяти. Сегментация памяти.
- •Проблемы динамического распределения памяти при сегментации. Сегментно-страничная организация памяти.
- •Метод колец защиты памяти.
- •Метод граничных регистров памяти.
- •Защита памяти по ключам.
- •Концепция raid: принципы построения массивов дисковой памяти, назначение, способы реализации.
- •Дисковые массивы raid уровней 0, 1, 10: назначение, принципы реализации, свойства.
- •Дисковые массивы raid уровней 5, 6: назначение, принципы реализации, свойства.
- •Многопортовые озу и озу типа fifo.
- •Прерывания: фаза прерывания, поток данных, классы прерываний.
- •Арифметический конвейер: назначение, принципы реализации. Понятие суперконвейера.
- •Конвейерная обработка данных: предпосылки внедрения, принципы реализации, способы синхронизации ступеней.
- •Синхронный конвейер: реализация 6-ступенчатого конвейера, метрики эффективности, оценка выигрыша от внедрения.
- •Виды рисков синхронного конвейера.
- •Методы снижения приостановок конвейера.
- •Risc-архитектура: предпосылки создания, принципы реализации.
- •Risc-архитектура: средства оптимизации использования регистров.
- •Параллелизм уровня команд. Концепция vliw-архитектуры.
- •Суперскалярные компьютеры: принципы построения, структура процессора.
Виды рисков синхронного конвейера.
Причины рисков:
- попытка нескольких команд одновременно обратиться к одному и тому же ресурсу компьютера (структурный риск);
- взаимосвязь команд по данным (риск по данным);
- неоднозначность при выборке следующей команды в случае команд перехода (риск по управлению).
Структурный риск: Конфликт по ресурсам: несколько команд, находящихся на разных ступенях конвейера, пытаются одновременно использовать один и тот же ресурс (чаще всего память). Конвейер приостанавливает выполнение одной из команд до тех пор, пока не станет доступным требуемое ФУ. Источники:
- машины с не полностью конвейерными ФУ:
=время работы такого устройства может составлять несколько тактов синхронизации конвейера;
=последовательные команды, использующие данное ФУ, не могут поступать в него в каждом такте;
- недостаточное дублирование некоторых ресурсов, (только один порт записи в регистровый файл и т.п.);
- единственный конвейер памяти для команд и данных.
Риск по данным: Две команды в конвейере (i и j) предусматривают обращение к одной и той же переменной х, причем команда i предшествует команде j. Конфликт возникает, если имеет место зависимость между командами, и они расположены по отношению друг к другу достаточно близко. Следствие: совмещение операций может привести к изменению порядка обращения к операндам. В общем случае между i и j ожидаемы три типа конфликтов:
- «Чтение после записи» (RAW);
- «Запись после чтения» (WAR);
- «Запись после записи» (WAW).
Условие отсутствия конфликта по данным: условия Бернстайна:
где
О(m) – множество ячеек, изменяемых
командой m;
I(n) – множество ячеек, читаемых командой n.
Конфликт по управлению. Факторы:
- выборка команды из точки перехода для любой команды перехода;
- выполнение команд условного перехода.
Методы снижения приостановок конвейера.
CPI – среднее количество тактов на выполнение команды (clock per instruction)
CPI конв. = CPI ид.конв. + Cс + Cд + Cу ,
где Cс, Cд, Cу – приостановки конвейера из-за структурных конфликтов, конфликтов по данным и конфликтов по управлению, соответственно.
Методы минимизации приостановок работы конвейера нацелены на достижение идеального CPI = 1.
Основные методы:
- применение арифметического конвейера для выполнения многотактных операций;
- применение конвейера с дополнительными функциональными устройствами.
Risc-архитектура: предпосылки создания, принципы реализации.
RISC – Reduced Instruction Set Architecture.
Согласно проведенным Дэвидом Паттерсоном и Джоном Хеннеси исследованиям (исследовались языки С, Pascal: операции, операнды и последовательность их выполнения) в типичной программе:
1. Большинство ссылок – скалярные переменные (в основном – локальные).
2. Больше всего времени занимают вызов подпрограмм (и возврат из них) и условные переходы.
Для улучшения эффективности было решено упростить архитектуру компьютера – так появилась RISC-архитектура. Концепции:
- выполнение по крайней мере, 75% команд за один машинный цикл;
- устройство управления с «жесткой» логикой;
- стандартная однословная длина всех команд:
= равна естественной длине слова и ширине шины данных;
= допускает унифицированную поточную обработку всех команд;
- малое число команд (не более 128);
- малое количество форматов команд (не более 4);
- малое число способов адресации (не более 4; отсутствие косвенной адресации памяти);
- доступ к памяти только посредством команд «Чтение» и «Запись»;
- все команды, за исключением «Чтения» и «Записи», используют внутрипроцессорные межрегистровые пересылки;
- относительно большой (не менее 32) процессорный файл РОНов (в современных микропроцессорах превышает 500).