- •Базовые функции компьютера общего назначения. Взаимодействие компьютера с информационной средой.
- •«Узость» понятия «Архитектура компьютера». Структурная организация компьютера.
- •Уровни организации компьютера.
- •Концепция фон Неймана.
- •Машина фон Неймана: принцип разработки, базовые компоненты.
- •Цикл выполнения команды: состояния; детализированный граф переходов.
- •Архитектура системы команд: основные понятия, свойства, общая характеристика.
- •Команды компьютера общего назначения: основные группы.
- •Команды компьютера общего назначения: компоненты, формат, операционная часть.
- •Символическое представление команды. Критерии выбора формата команд.
- •Адресная часть команды компьютера общего назначения. Варианты реализации.
- •Режимы адресации: непосредственный, прямой, регистровый.
- •Адресация со смещением: общие принципы, относительная адресация, адресация через регистр базы.
- •Стековая адресация: принципы реализации, виды стека, управление стеком, стек-ориентированные операции.
- •Выполнение арифметических операций в компьютере со стековой архитектурой. Полиз.
- •Адресация с индексированием: общие принципы, разновидности.
- •Базовые типы операндов: данные логического типа, строки, адреса.
- •Базовые типы операндов: числа, разрядность основных форматов, размещение в памяти.
- •Данные символьного типа: юникод.
- •Данные символьного типа: общие сведения, принципы кодирования, стандарты ascii и iso 8859, кодовые страницы.
- •Архитектура на основе общей магистрали. Характеристики системной магистрали.
- •Алгоритм функционирования системной магистрали. Взаимодействие устройств.
- •Иерархия магистралей: двух- и трехшинная архитектура.
- •Шинный арбитраж: предпосылки введения, схемы приоритетов.
- •Шинный арбитраж: алгоритмы динамического изменения приоритетов.
- •Централизованный параллельный и многоуровневый арбитраж шины.
- •Централизованный последовательный арбитраж.
- •Децентрализованный арбитраж шин.
- •Опросные схемы арбитража шин.
- •Протокол шины: понятие, виды протоколов. Транзакции синхронной шины.
- •Асинхронные протоколы шины: транзакции, тайм-ауты.
- •Пакетный режим пересылки информации. Конвейеризация транзакций.
- •Расщепление транзакций. Увеличение полосы пропускания шины.
- •Система ввода-вывода: назначение элементов, организация адресного пространства.
- •Детализированные функции модуля ввода-вывода.
- •Структурная организация модуля ввода-вывода.
- •Алгоритм обмена информацией между центральным процессором и внешним устройством.
- •Способы организации ввода-вывода. Программно управляемый ввод-вывод.
- •Команды, используемые при программно управляемом вводе-выводе.
- •Ввод-вывод по прерываниям: принципы, механизм.
- •Методы идентификации устройств, запрашивающих прерывание.
- •Векторные прерывания: принципы реализации, виды.
- •Приоритеты прерываний. Отличие последовательной обработки прерываний от обработки вложенных прерываний.
- •Контроллер прямого доступа к памяти (кпдп): состав и назначение компонентов, инициализация.
- •Алгоритм обмена на основе пдп. Буферизация данных.
- •Варианты реализации механизма пдп. Достоинства и недостатки.
- •Понятия канала ввода-вывода и процессора ввода-вывода.
- •Канальная программа. Управляющее слово канала.
- •Алгоритм функционирования канала ввода-вывода. Способы организации взаимодействия ву с каналом.
- •Режимы канала ввода-вывода.
- •Методы доступа к данным в памяти компьютера.
- •Параметры оценки быстродействия памяти.
- •Иерархическая архитектура памяти компьютера: предпосылки внедрения, принципы реализации и функционирования.
- •Локальность по обращению: виды, использование в архитектурных решениях.
- •Иерархия памяти компьютера: характеристики, описание уровней.
- •Основная память компьютера: назначение, типы запоминающих устройств, способы организации
- •Адресная организация памяти компьютера.
- •Блочная организация памяти: назначение, виды, факторы эффективности применения.
- •Расслоение памяти и чередование адресов: назначение, принцип реализации.
- •Ассоциативная память: логическая организация, функционирование.
- •Логическая и функциональная организация кэш-памяти прямого отображения.
- •Логическая и функциональная организация полностью ассоциативной кэш-памяти.
- •Логическая и функциональная организация множественно-ассоциативной кэш-памяти.
- •Алгоритмы замещения информационных блоков в кэш-памяти: назначение, виды, реализация.
- •Согласование содержимого кэш-памяти и оп. Стратегии записи в кэш-памяти.
- •Многоуровневая кэш-память. Принстонская и гарвардская архитектуры кэш-памяти.
- •Виртуализация памяти компьютеров: предпосылки внедрения, принцип реализации, виды виртуальной памяти.
- •Концепция страничной организации памяти. Взаимодействие виртуальной памяти с кэш-памятью.
- •Ограничения страничной организации памяти. Сегментация памяти.
- •Проблемы динамического распределения памяти при сегментации. Сегментно-страничная организация памяти.
- •Метод колец защиты памяти.
- •Метод граничных регистров памяти.
- •Защита памяти по ключам.
- •Концепция raid: принципы построения массивов дисковой памяти, назначение, способы реализации.
- •Дисковые массивы raid уровней 0, 1, 10: назначение, принципы реализации, свойства.
- •Дисковые массивы raid уровней 5, 6: назначение, принципы реализации, свойства.
- •Многопортовые озу и озу типа fifo.
- •Прерывания: фаза прерывания, поток данных, классы прерываний.
- •Арифметический конвейер: назначение, принципы реализации. Понятие суперконвейера.
- •Конвейерная обработка данных: предпосылки внедрения, принципы реализации, способы синхронизации ступеней.
- •Синхронный конвейер: реализация 6-ступенчатого конвейера, метрики эффективности, оценка выигрыша от внедрения.
- •Виды рисков синхронного конвейера.
- •Методы снижения приостановок конвейера.
- •Risc-архитектура: предпосылки создания, принципы реализации.
- •Risc-архитектура: средства оптимизации использования регистров.
- •Параллелизм уровня команд. Концепция vliw-архитектуры.
- •Суперскалярные компьютеры: принципы построения, структура процессора.
Архитектура на основе общей магистрали. Характеристики системной магистрали.
Магистраль, общая шина, центральная шина:
- связывает (логически и физически) основные компоненты (ЦП, ОП, МВВ);
- служит единственным трактом для потоков команд, данных и управления.
Свойства:
+простота реализации;
+низкая стоимость;
+простота изменения конфигурации компьютера.
- в каждый момент передавать информацию может только одно устройство, т.е. недостаточно эффективна (т.н. bottleneck);
- увеличение числа устройств -> увеличение физических размеров шины -> влияние на динамические характеристики сигналов.
Характеристики системной магистрали:
- совокупность сигнальных линий;
- спецификации:
= физические; = механические; = электрические;
- используемые сигналы:
= арбитража; = состояния; = управления; = синхронизации;
- правила взаимодействия устройств (протокол шины).
Примеры: Unibus, Fastbus, ISA.
Алгоритм функционирования системной магистрали. Взаимодействие устройств.
Операции, выполняемые на шине (транзакции): чтение (ввод), запись (вывод). Составные части: посылка адреса; посылка/прием данных.
Устройства-участники обмена:
Ведущий (bus master) – «инициатор»:
- любое устройство, способное взять на себя владение шиной и управлять пересылкой данных;
- не обязательно само использует данные;
Ведомый (bus slave) – «исполнитель»:
- не обладает возможностями инициирования транзакции.
Количество ведущих, подключенных к шине:
- потенциальных: ≥1;
- активных в любой момент времени: ≤1.
Арбитраж – процедура допуска к управлению шиной только одного из претендентов; предотвращает одновременную активность нескольких ведущих.
Широковещательный режим записи – передача информации от одного ведущего сразу нескольким ведомым; арбитраж не требуется.
Инициатор передачи данных должен:
- получить шину в свое распоряжение;
- передать адрес и данные по шине.
Инициатор приема данных должен:
- получить шину в свое распоряжение;
- передать запрос исполнителю (посредством линий управления и адреса);
- ожидать посылки данных исполнителем.
Сигнальные линии шины подразделяются на три функциональные группы:
- шина данных (ШД, Data Bus – DB);
- шина адреса (ША, Address Bus – AB);
- шина управления (ШУ, Control Bus – CB).
*Может быть использовано временное мультиплексирование шины: в разные моменты времени могут передаваться данные или адрес по одним и тем же сигнальным линиям.
Иерархия магистралей: двух- и трехшинная архитектура.
Структура с иерархией шин является наиболее распространенной. «Логическая» системная шина состоит из:
- главной (host) или системной шины;
- дополнительной шины (шины ввода-вывода, шины расширения ввода-вывода).
Суть:
- непосредственная связь между устройствами с наиболее интенсивным обменом (напр., между ЦП и кэш-памятью);
- объединение однотипных УВВ с последующим выходом с дополнительной шины на главную.
Каждая из шин обеспечивает:
- упрощение взаимодействия различных подсистем;
- высокую пропускную способность;
- избыточность (для повышения отказоустойчивости);
- эффективность.
Свойства:
- снижение нагрузки на главную шину («процессор-память»);
- повышение производительности компьютера;
- более эффективное использование пропускной способности главной шины.
Двухшинная архитектура:
Шины «процессор-память»:
- сравнительно короткие;
- обычно высокоскоростные;
- соответствуют организации системы памяти*.
Шины ввода-вывода:
- могут иметь большую протяженность;
- возможность подсоединения разнотипных устройств;
- обычно следуют одному из шинных стандартов.
Трехшинная архитектура: вводится дополнительная высокоскоростная шина расширения – для подключения быстродействующих ПУ. Шины ввода-вывода подключаются к шине расширения. В результате еще большее снижение нагрузки на шину «процессор-память».