- •Базовые функции компьютера общего назначения. Взаимодействие компьютера с информационной средой.
- •«Узость» понятия «Архитектура компьютера». Структурная организация компьютера.
- •Уровни организации компьютера.
- •Концепция фон Неймана.
- •Машина фон Неймана: принцип разработки, базовые компоненты.
- •Цикл выполнения команды: состояния; детализированный граф переходов.
- •Архитектура системы команд: основные понятия, свойства, общая характеристика.
- •Команды компьютера общего назначения: основные группы.
- •Команды компьютера общего назначения: компоненты, формат, операционная часть.
- •Символическое представление команды. Критерии выбора формата команд.
- •Адресная часть команды компьютера общего назначения. Варианты реализации.
- •Режимы адресации: непосредственный, прямой, регистровый.
- •Адресация со смещением: общие принципы, относительная адресация, адресация через регистр базы.
- •Стековая адресация: принципы реализации, виды стека, управление стеком, стек-ориентированные операции.
- •Выполнение арифметических операций в компьютере со стековой архитектурой. Полиз.
- •Адресация с индексированием: общие принципы, разновидности.
- •Базовые типы операндов: данные логического типа, строки, адреса.
- •Базовые типы операндов: числа, разрядность основных форматов, размещение в памяти.
- •Данные символьного типа: юникод.
- •Данные символьного типа: общие сведения, принципы кодирования, стандарты ascii и iso 8859, кодовые страницы.
- •Архитектура на основе общей магистрали. Характеристики системной магистрали.
- •Алгоритм функционирования системной магистрали. Взаимодействие устройств.
- •Иерархия магистралей: двух- и трехшинная архитектура.
- •Шинный арбитраж: предпосылки введения, схемы приоритетов.
- •Шинный арбитраж: алгоритмы динамического изменения приоритетов.
- •Централизованный параллельный и многоуровневый арбитраж шины.
- •Централизованный последовательный арбитраж.
- •Децентрализованный арбитраж шин.
- •Опросные схемы арбитража шин.
- •Протокол шины: понятие, виды протоколов. Транзакции синхронной шины.
- •Асинхронные протоколы шины: транзакции, тайм-ауты.
- •Пакетный режим пересылки информации. Конвейеризация транзакций.
- •Расщепление транзакций. Увеличение полосы пропускания шины.
- •Система ввода-вывода: назначение элементов, организация адресного пространства.
- •Детализированные функции модуля ввода-вывода.
- •Структурная организация модуля ввода-вывода.
- •Алгоритм обмена информацией между центральным процессором и внешним устройством.
- •Способы организации ввода-вывода. Программно управляемый ввод-вывод.
- •Команды, используемые при программно управляемом вводе-выводе.
- •Ввод-вывод по прерываниям: принципы, механизм.
- •Методы идентификации устройств, запрашивающих прерывание.
- •Векторные прерывания: принципы реализации, виды.
- •Приоритеты прерываний. Отличие последовательной обработки прерываний от обработки вложенных прерываний.
- •Контроллер прямого доступа к памяти (кпдп): состав и назначение компонентов, инициализация.
- •Алгоритм обмена на основе пдп. Буферизация данных.
- •Варианты реализации механизма пдп. Достоинства и недостатки.
- •Понятия канала ввода-вывода и процессора ввода-вывода.
- •Канальная программа. Управляющее слово канала.
- •Алгоритм функционирования канала ввода-вывода. Способы организации взаимодействия ву с каналом.
- •Режимы канала ввода-вывода.
- •Методы доступа к данным в памяти компьютера.
- •Параметры оценки быстродействия памяти.
- •Иерархическая архитектура памяти компьютера: предпосылки внедрения, принципы реализации и функционирования.
- •Локальность по обращению: виды, использование в архитектурных решениях.
- •Иерархия памяти компьютера: характеристики, описание уровней.
- •Основная память компьютера: назначение, типы запоминающих устройств, способы организации
- •Адресная организация памяти компьютера.
- •Блочная организация памяти: назначение, виды, факторы эффективности применения.
- •Расслоение памяти и чередование адресов: назначение, принцип реализации.
- •Ассоциативная память: логическая организация, функционирование.
- •Логическая и функциональная организация кэш-памяти прямого отображения.
- •Логическая и функциональная организация полностью ассоциативной кэш-памяти.
- •Логическая и функциональная организация множественно-ассоциативной кэш-памяти.
- •Алгоритмы замещения информационных блоков в кэш-памяти: назначение, виды, реализация.
- •Согласование содержимого кэш-памяти и оп. Стратегии записи в кэш-памяти.
- •Многоуровневая кэш-память. Принстонская и гарвардская архитектуры кэш-памяти.
- •Виртуализация памяти компьютеров: предпосылки внедрения, принцип реализации, виды виртуальной памяти.
- •Концепция страничной организации памяти. Взаимодействие виртуальной памяти с кэш-памятью.
- •Ограничения страничной организации памяти. Сегментация памяти.
- •Проблемы динамического распределения памяти при сегментации. Сегментно-страничная организация памяти.
- •Метод колец защиты памяти.
- •Метод граничных регистров памяти.
- •Защита памяти по ключам.
- •Концепция raid: принципы построения массивов дисковой памяти, назначение, способы реализации.
- •Дисковые массивы raid уровней 0, 1, 10: назначение, принципы реализации, свойства.
- •Дисковые массивы raid уровней 5, 6: назначение, принципы реализации, свойства.
- •Многопортовые озу и озу типа fifo.
- •Прерывания: фаза прерывания, поток данных, классы прерываний.
- •Арифметический конвейер: назначение, принципы реализации. Понятие суперконвейера.
- •Конвейерная обработка данных: предпосылки внедрения, принципы реализации, способы синхронизации ступеней.
- •Синхронный конвейер: реализация 6-ступенчатого конвейера, метрики эффективности, оценка выигрыша от внедрения.
- •Виды рисков синхронного конвейера.
- •Методы снижения приостановок конвейера.
- •Risc-архитектура: предпосылки создания, принципы реализации.
- •Risc-архитектура: средства оптимизации использования регистров.
- •Параллелизм уровня команд. Концепция vliw-архитектуры.
- •Суперскалярные компьютеры: принципы построения, структура процессора.
Блочная организация памяти: назначение, виды, факторы эффективности применения.
Блочная организация памяти подразумевает объединение нескольких интегральных микросхем (ИМС) ЗУ. Блочная организация используется, если:
- разрядность ячеек в ИМС ЗУ меньше разрядности машинного слова. Увеличение разрядности реализуется за счет объединения адресных входов нескольких ИМС ЗУ. Полученную совокупность микросхем называют модулем памяти.
Модулем можно считать и единственную микросхему, если она уже имеет нужную разрядность. Один или несколько модулей образуют банк памяти.
- емкость основной памяти слишком велика, чтобы ее можно было реализовать на базе единственной ИМС; увеличение емкости достигается за счет использования нескольких банков памяти.
Виды блочной структуры ОП:
При использовании блочной памяти, состоящей из В банков, адрес ячейки A преобразуется в пару (b, w), где b – номер банка, w – адрес ячейки внутри банка.
Схемы распределения разрядов адреса A между b и w:
- блочная (b определяется старшими разрядами адреса);
- циклическая (b = A mod b; w = A div В);
- блочно-циклическая (комбинация двух предыдущих).
Расслоение памяти и чередование адресов: назначение, принцип реализации.
Расслоение памяти - один из методов обеспечения параллельного доступа к нескольким банкам. В его основе – механизм чередования адресов, заключающийся в циклическом распределении адресов между банками памяти. При таком распределении адресов младшие разряды адреса определяют номер банка памяти, а старшие разряды – номер ячейки в банке.
Чередование адресов базируется на свойстве локальности по обращению.
Т.к. в каждом такте на шине адреса может присутствовать адрес только одной ячейки, параллельное обращение к нескольким банкам невозможно, однако оно может быть организовано со сдвигом на один такт. Адрес ячейки запоминается в индивидуальном регистре адреса (РА), и дальнейшие операции по доступу к ячейке в каждом банке протекают независимо.
Если ОЗУ состоит из В банков, то производительность увеличивается почти В раз, если ячейки, к которым последовательно обращаются, относятся к разным банкам. Если последовательно идут запросы к одному банку, возникает конфликт по доступу. В таком случае для получения информации необходимо ждать завершения предыдущего.
Блочно-циклическая структура - схема расслоения памяти, при которой:
- каждый банк состоит из нескольких модулей, адресуемых по циклической схеме;
- адреса между банками распределены по блочной схеме.
Адрес ячейки разбивается на три части:
- старшие биты определяют номер банка;
- средняя группа разрядов указывает на ячейку в модуле;
- младшие биты выбирают модуль в банке.
Ассоциативная память: логическая организация, функционирование.
Ассоциативное ЗУ - устройство, способное хранить информацию, сравнивать ее с некоторым заданным образцом и указывать на их соответствие или несоответствие друг другу. Реализует поиск информации не по адресу, а на основании какого-нибудь характерного признака, содержащегося в самой информации. Ассоциативный признак – признак, по которому производится поиск информации. Может быть частью искомой информации или дополнительно придаваться ей; в этом случае его называют тегом или ярлыком. Признак поиска – кодовая комбинация, выступающая в роли образца для поиска.
Организация ассоциативного ЗУ:
ЗМ – N ячеек разрядностью (n+1), n – индикатор занятости;
РгАП – регистр ассоциативного признака;
РгМ – регистр маски – запрещает сравнения отдельных битов;
ССв – схемы совпадения – параллельно сравнивает биты всех хранимых слов с соответствующими битами признака поиска и вырабатывает сигналы совпадания;
РгСв – регистр совпадения - каждый разряд соответствует ячейке ЗМ. 1 – совпадение всех разрядов по признакам поиска;
ФС – формирователь признаков совпадения – анализирует РгСв.
Функционирование АЗУ:
1. В регистре маски обнуляются разряды, которые не должны учитываться при поиске информации.
2. Все разряды регистра совпадений устанавливаются в единичное состояние.
3. В регистр ассоциативного признака заносится код признак поиска.
4. В процессе поиска схемы совпадения одновременно сравнивают первый бит всех ячеек запоминающего массива с первым битом признака поиска.
5. Схемы, которые зафиксировали несовпадение, формируют сигнал, переводящий соответствующий бит регистра совпадений в нулевое состояние.
6. Процесс поиска повторяется для остальных незамаскированных битов признака поиска.
7. В итоге единицы сохраняются лишь в тех разрядах регистра совпадений, которые соответствуют ячейкам, где находится искомая информация.
8. Конфигурация единиц в регистре совпадений используется в качестве адресов, по которым производится считывание из запоминающего массива.
9. Т.к. результаты поиска могут оказаться неоднозначными, содержимое регистра совпадений подается на комбинационную схему, где формируются сигналы, извещающие о том, что искомая информация: α0 – не найдена; α1 – содержится в одной ячейке; α2 – содержится более чем в одной ячейке.
Кэш-память компьютера: общий принцип функционирования, логическая организация.
Концепция:
1. Использование двухуровневой памяти: между ОП и процессором размещается быстродействующая буферная память небольшого объема – решение проблемы отставания скорости работы ОП от скорости ЦП.
2. В процессе работы в буферную память копируются те участки ОП, к которым производится обращение со стороны процессора.
Кэш-память: содержит копии частей ОП; обычно скрыта от программиста (невозможно адресовать). Когда ЦП пытается прочитать слово из ОП, сначала осуществляется поиск копии этого слова в кэше.
1. Обнаружение копии – успешное обращение (кэш-попадание, cache-hit):
- обращение к ОП не производится;
- в ЦП передается слово, извлеченное из кэш-памяти.
2. Отсутствие копии в кэше – неудачное обращение (кэш-промах, cache-miss):
- требуемое слово передается в ЦП из ОП;
- из ОП в кэш-память пересылается блок данных, содержащий это слово.
Основная память содержит 2n адресуемых слов; каждое имеет уникальный n-разрядный адрес; рассматривается как M блоков фиксированной длины по К слов в каждом (M = 2n /K).
Кэш-память: К блоков аналогичного размера (строк), причем К<<М. Каждая строка имеет идентифицирующий ее тег. Т.к. К<<М одна строка из ОП не может постоянно находиться в кэш-памяти.
Кэш-память компьютера: характеристики, критерии эффективности.
Характеристики кэш-памяти:
1. емкость – должна быть малой, чтобы кэш не был дороже ОП; должна быть большой, чтобы время доступа к информации из ОП было удовлетворительным. Чем меньше емкость, тем более прост контроллер КЭШа.
2. размер строки – строка содержит адресуемое слово и соседние слов; считается оптимальным размер 4-8 адресуемых единиц (байт/слов).
3. способ отображения содержимого ОП на кэш-память – определяет скорость проверки кэша на наличие в нем блока ОП скорость преобразования адреса блока в ОП в адрес строки кэша. Отображение бывает: прямое, полностью ассоциативное, частично-ассоциативное (множественно-ассоциативное и посекторное).
4. алгоритм замещения информации в заполненной кэш-памяти – актуальны для полностью или частично-ассоциативного отображения; наиболее распространены такие алгоритмы: LRU, FIFO, LFU, Random.
5. алгоритм согласования содержимого ОП и кэш-памяти (в результате изменения ЦП информации в кэше или изменения ВУ информации в ОП) – сквозная запись, обратная запись, ввод информации в ОП вместе с изменением информации в кэше, доступ в ОП только через кэш-память.
6. тип кэш-памяти – смешанная или раздельная память для команд и данных.
7. число уровней кэш-памяти.
Эффективность кэш-памяти определяется исходя из конкретных решаемых задач. Критерием эффективной работы кэша можно считать уменьшение среднего времени доступа к памяти по сравнению с системой без кэш-памяти.