![](/user_photo/2706_HbeT2.jpg)
- •Базовые функции компьютера общего назначения. Взаимодействие компьютера с информационной средой.
- •«Узость» понятия «Архитектура компьютера». Структурная организация компьютера.
- •Уровни организации компьютера.
- •Концепция фон Неймана.
- •Машина фон Неймана: принцип разработки, базовые компоненты.
- •Цикл выполнения команды: состояния; детализированный граф переходов.
- •Архитектура системы команд: основные понятия, свойства, общая характеристика.
- •Команды компьютера общего назначения: основные группы.
- •Команды компьютера общего назначения: компоненты, формат, операционная часть.
- •Символическое представление команды. Критерии выбора формата команд.
- •Адресная часть команды компьютера общего назначения. Варианты реализации.
- •Режимы адресации: непосредственный, прямой, регистровый.
- •Адресация со смещением: общие принципы, относительная адресация, адресация через регистр базы.
- •Стековая адресация: принципы реализации, виды стека, управление стеком, стек-ориентированные операции.
- •Выполнение арифметических операций в компьютере со стековой архитектурой. Полиз.
- •Адресация с индексированием: общие принципы, разновидности.
- •Базовые типы операндов: данные логического типа, строки, адреса.
- •Базовые типы операндов: числа, разрядность основных форматов, размещение в памяти.
- •Данные символьного типа: юникод.
- •Данные символьного типа: общие сведения, принципы кодирования, стандарты ascii и iso 8859, кодовые страницы.
- •Архитектура на основе общей магистрали. Характеристики системной магистрали.
- •Алгоритм функционирования системной магистрали. Взаимодействие устройств.
- •Иерархия магистралей: двух- и трехшинная архитектура.
- •Шинный арбитраж: предпосылки введения, схемы приоритетов.
- •Шинный арбитраж: алгоритмы динамического изменения приоритетов.
- •Централизованный параллельный и многоуровневый арбитраж шины.
- •Централизованный последовательный арбитраж.
- •Децентрализованный арбитраж шин.
- •Опросные схемы арбитража шин.
- •Протокол шины: понятие, виды протоколов. Транзакции синхронной шины.
- •Асинхронные протоколы шины: транзакции, тайм-ауты.
- •Пакетный режим пересылки информации. Конвейеризация транзакций.
- •Расщепление транзакций. Увеличение полосы пропускания шины.
- •Система ввода-вывода: назначение элементов, организация адресного пространства.
- •Детализированные функции модуля ввода-вывода.
- •Структурная организация модуля ввода-вывода.
- •Алгоритм обмена информацией между центральным процессором и внешним устройством.
- •Способы организации ввода-вывода. Программно управляемый ввод-вывод.
- •Команды, используемые при программно управляемом вводе-выводе.
- •Ввод-вывод по прерываниям: принципы, механизм.
- •Методы идентификации устройств, запрашивающих прерывание.
- •Векторные прерывания: принципы реализации, виды.
- •Приоритеты прерываний. Отличие последовательной обработки прерываний от обработки вложенных прерываний.
- •Контроллер прямого доступа к памяти (кпдп): состав и назначение компонентов, инициализация.
- •Алгоритм обмена на основе пдп. Буферизация данных.
- •Варианты реализации механизма пдп. Достоинства и недостатки.
- •Понятия канала ввода-вывода и процессора ввода-вывода.
- •Канальная программа. Управляющее слово канала.
- •Алгоритм функционирования канала ввода-вывода. Способы организации взаимодействия ву с каналом.
- •Режимы канала ввода-вывода.
- •Методы доступа к данным в памяти компьютера.
- •Параметры оценки быстродействия памяти.
- •Иерархическая архитектура памяти компьютера: предпосылки внедрения, принципы реализации и функционирования.
- •Локальность по обращению: виды, использование в архитектурных решениях.
- •Иерархия памяти компьютера: характеристики, описание уровней.
- •Основная память компьютера: назначение, типы запоминающих устройств, способы организации
- •Адресная организация памяти компьютера.
- •Блочная организация памяти: назначение, виды, факторы эффективности применения.
- •Расслоение памяти и чередование адресов: назначение, принцип реализации.
- •Ассоциативная память: логическая организация, функционирование.
- •Логическая и функциональная организация кэш-памяти прямого отображения.
- •Логическая и функциональная организация полностью ассоциативной кэш-памяти.
- •Логическая и функциональная организация множественно-ассоциативной кэш-памяти.
- •Алгоритмы замещения информационных блоков в кэш-памяти: назначение, виды, реализация.
- •Согласование содержимого кэш-памяти и оп. Стратегии записи в кэш-памяти.
- •Многоуровневая кэш-память. Принстонская и гарвардская архитектуры кэш-памяти.
- •Виртуализация памяти компьютеров: предпосылки внедрения, принцип реализации, виды виртуальной памяти.
- •Концепция страничной организации памяти. Взаимодействие виртуальной памяти с кэш-памятью.
- •Ограничения страничной организации памяти. Сегментация памяти.
- •Проблемы динамического распределения памяти при сегментации. Сегментно-страничная организация памяти.
- •Метод колец защиты памяти.
- •Метод граничных регистров памяти.
- •Защита памяти по ключам.
- •Концепция raid: принципы построения массивов дисковой памяти, назначение, способы реализации.
- •Дисковые массивы raid уровней 0, 1, 10: назначение, принципы реализации, свойства.
- •Дисковые массивы raid уровней 5, 6: назначение, принципы реализации, свойства.
- •Многопортовые озу и озу типа fifo.
- •Прерывания: фаза прерывания, поток данных, классы прерываний.
- •Арифметический конвейер: назначение, принципы реализации. Понятие суперконвейера.
- •Конвейерная обработка данных: предпосылки внедрения, принципы реализации, способы синхронизации ступеней.
- •Синхронный конвейер: реализация 6-ступенчатого конвейера, метрики эффективности, оценка выигрыша от внедрения.
- •Виды рисков синхронного конвейера.
- •Методы снижения приостановок конвейера.
- •Risc-архитектура: предпосылки создания, принципы реализации.
- •Risc-архитектура: средства оптимизации использования регистров.
- •Параллелизм уровня команд. Концепция vliw-архитектуры.
- •Суперскалярные компьютеры: принципы построения, структура процессора.
Асинхронные протоколы шины: транзакции, тайм-ауты.
Начало очередного события на шине определяется только предшествующим событием и следует непосредственно за ним. Поступление сигналов на шину сопровождается формированием строба (синхронизирующий сигнал).
Транзакция чтения:
Ведущее устройство выставляет на шину адрес и управляющие сигналы и выжидает время перекоса сигналов, после чего выдает строб адреса, подтверждающий достоверность информации. Ведомые следят за адресной шиной; распознавший свой адрес отвечает информацией состояния, сопровождаемой сигналом подтверждения адреса. Когда ведущий обнаруживает подтверждение адреса, он знает, что соединение установлено, и готов к анализу информации состояния. Присутствие адреса на ША далее не требуется. Ведущий меняет управляющую информацию, выжидает время перекоса и выдает строб данных. Транзакция записи: одновременно с управляющей информацией выставляет на шину записываемые данные. Когда ведомый подготовит затребованные данные, он выдает их на шину совместно с новой информацией о состоянии и формирует сигнал подтверждения данных. Когда ведущий видит сигнал подтверждения данных, он читает данные с шины и снимает строб данных, индицируя завершение действий с ними. Обнаружив исчезновение строба данных, ведомый снимает с шины данные и информацию состояния, а также сигнал подтверждения данных, переводя шину в свободное состояние.
Свойства асинхронных шин:
+ скорость пересылки данных диктуется ведомым;
+ самосинхронизация = возможность совместного использования устройствами с различным быстродействием;
+ автоматическая адаптация к требованиям устройств, обменивающихся информацией в данный момент;
+ для ускорения не требуется замена старых медленных устройств на быстрые новые;
- некоторое увеличение сложности аппаратуры.
Если транзакция не завершается стандартным образом и от ведомого не поступает подтверждающий сигнал, это может привести к бесконечному ожиданию. Для этого задается тайм-аут. Тайм-аут – время, спустя которое при отсутствии отклика транзакция принудительно прекращается.
Пакетный режим пересылки информации. Конвейеризация транзакций.
Блочный или пакетный режим – один адресный цикл сопровождается множественными однотипными циклами данных. Скорость передачи собственно данных увеличивается за счет уменьшения числа передаваемых адресов.
Конвейеризация транзакций: очередной элемент данных может быть отправлен устройством А до того, как устройство В завершит считывание предыдущего элемента. Данные на шине должны оставаться стабильными в течение времени tст + tуд.
Максимальная скорость передачи: 1/(tст + tуд).
Расщепление транзакций. Увеличение полосы пропускания шины.
Для сокращения времени транзакции могут быть задействованы:
- арбитраж с перекрытием (overlapped arbitration) – одновременно с выполнением текущей транзакции производится арбитраж следующей транзакции;
- арбитраж с удержанием шины (bus parking) – ведущий может удерживать шину и выполнять множество транзакций, пока отсутствуют запросы от других потенциальных ведущих;
- расщепление транзакций.
Для расщепления транзакция должны быть отдельно выделены линии адреса и линии данных. Обычно расщепление эффективно при чтении данных.
Две части транзакции чтения:
1. Адресная транзакция:
= ведущий выставляет на ША адрес ячейки;
= в памяти начинается процесс поиска и извлечения затребованных данных;
2. Транзакция данных – по завершении чтения память:
= запрашивает доступ к шине и становится ведущим устройством;
= направляет считанные данные по шине данных.
Отличие от конвейеризации: ответы на запросы могут поступать в произвольной последовательности. Тег – признак, обеспечивающий соответствие информации на шине данных запросу.
Свойства расщепления транзакций:
+более эффективное использование полосы пропускания шины;
- дополнительная задержка – требуются два подтверждения (при запросе и отклике);
- дополнительные затраты –тегирование и проверка тегов устройствами.
Увеличение полосы пропускания шины может быть достигнуто за счет:
- раздельные шины адреса и данных;
- увеличение ширины шины данных;
- повышение тактовой частоты шины;
- использование блочных транзакций.