- •Базовые функции компьютера общего назначения. Взаимодействие компьютера с информационной средой.
- •«Узость» понятия «Архитектура компьютера». Структурная организация компьютера.
- •Уровни организации компьютера.
- •Концепция фон Неймана.
- •Машина фон Неймана: принцип разработки, базовые компоненты.
- •Цикл выполнения команды: состояния; детализированный граф переходов.
- •Архитектура системы команд: основные понятия, свойства, общая характеристика.
- •Команды компьютера общего назначения: основные группы.
- •Команды компьютера общего назначения: компоненты, формат, операционная часть.
- •Символическое представление команды. Критерии выбора формата команд.
- •Адресная часть команды компьютера общего назначения. Варианты реализации.
- •Режимы адресации: непосредственный, прямой, регистровый.
- •Адресация со смещением: общие принципы, относительная адресация, адресация через регистр базы.
- •Стековая адресация: принципы реализации, виды стека, управление стеком, стек-ориентированные операции.
- •Выполнение арифметических операций в компьютере со стековой архитектурой. Полиз.
- •Адресация с индексированием: общие принципы, разновидности.
- •Базовые типы операндов: данные логического типа, строки, адреса.
- •Базовые типы операндов: числа, разрядность основных форматов, размещение в памяти.
- •Данные символьного типа: юникод.
- •Данные символьного типа: общие сведения, принципы кодирования, стандарты ascii и iso 8859, кодовые страницы.
- •Архитектура на основе общей магистрали. Характеристики системной магистрали.
- •Алгоритм функционирования системной магистрали. Взаимодействие устройств.
- •Иерархия магистралей: двух- и трехшинная архитектура.
- •Шинный арбитраж: предпосылки введения, схемы приоритетов.
- •Шинный арбитраж: алгоритмы динамического изменения приоритетов.
- •Централизованный параллельный и многоуровневый арбитраж шины.
- •Централизованный последовательный арбитраж.
- •Децентрализованный арбитраж шин.
- •Опросные схемы арбитража шин.
- •Протокол шины: понятие, виды протоколов. Транзакции синхронной шины.
- •Асинхронные протоколы шины: транзакции, тайм-ауты.
- •Пакетный режим пересылки информации. Конвейеризация транзакций.
- •Расщепление транзакций. Увеличение полосы пропускания шины.
- •Система ввода-вывода: назначение элементов, организация адресного пространства.
- •Детализированные функции модуля ввода-вывода.
- •Структурная организация модуля ввода-вывода.
- •Алгоритм обмена информацией между центральным процессором и внешним устройством.
- •Способы организации ввода-вывода. Программно управляемый ввод-вывод.
- •Команды, используемые при программно управляемом вводе-выводе.
- •Ввод-вывод по прерываниям: принципы, механизм.
- •Методы идентификации устройств, запрашивающих прерывание.
- •Векторные прерывания: принципы реализации, виды.
- •Приоритеты прерываний. Отличие последовательной обработки прерываний от обработки вложенных прерываний.
- •Контроллер прямого доступа к памяти (кпдп): состав и назначение компонентов, инициализация.
- •Алгоритм обмена на основе пдп. Буферизация данных.
- •Варианты реализации механизма пдп. Достоинства и недостатки.
- •Понятия канала ввода-вывода и процессора ввода-вывода.
- •Канальная программа. Управляющее слово канала.
- •Алгоритм функционирования канала ввода-вывода. Способы организации взаимодействия ву с каналом.
- •Режимы канала ввода-вывода.
- •Методы доступа к данным в памяти компьютера.
- •Параметры оценки быстродействия памяти.
- •Иерархическая архитектура памяти компьютера: предпосылки внедрения, принципы реализации и функционирования.
- •Локальность по обращению: виды, использование в архитектурных решениях.
- •Иерархия памяти компьютера: характеристики, описание уровней.
- •Основная память компьютера: назначение, типы запоминающих устройств, способы организации
- •Адресная организация памяти компьютера.
- •Блочная организация памяти: назначение, виды, факторы эффективности применения.
- •Расслоение памяти и чередование адресов: назначение, принцип реализации.
- •Ассоциативная память: логическая организация, функционирование.
- •Логическая и функциональная организация кэш-памяти прямого отображения.
- •Логическая и функциональная организация полностью ассоциативной кэш-памяти.
- •Логическая и функциональная организация множественно-ассоциативной кэш-памяти.
- •Алгоритмы замещения информационных блоков в кэш-памяти: назначение, виды, реализация.
- •Согласование содержимого кэш-памяти и оп. Стратегии записи в кэш-памяти.
- •Многоуровневая кэш-память. Принстонская и гарвардская архитектуры кэш-памяти.
- •Виртуализация памяти компьютеров: предпосылки внедрения, принцип реализации, виды виртуальной памяти.
- •Концепция страничной организации памяти. Взаимодействие виртуальной памяти с кэш-памятью.
- •Ограничения страничной организации памяти. Сегментация памяти.
- •Проблемы динамического распределения памяти при сегментации. Сегментно-страничная организация памяти.
- •Метод колец защиты памяти.
- •Метод граничных регистров памяти.
- •Защита памяти по ключам.
- •Концепция raid: принципы построения массивов дисковой памяти, назначение, способы реализации.
- •Дисковые массивы raid уровней 0, 1, 10: назначение, принципы реализации, свойства.
- •Дисковые массивы raid уровней 5, 6: назначение, принципы реализации, свойства.
- •Многопортовые озу и озу типа fifo.
- •Прерывания: фаза прерывания, поток данных, классы прерываний.
- •Арифметический конвейер: назначение, принципы реализации. Понятие суперконвейера.
- •Конвейерная обработка данных: предпосылки внедрения, принципы реализации, способы синхронизации ступеней.
- •Синхронный конвейер: реализация 6-ступенчатого конвейера, метрики эффективности, оценка выигрыша от внедрения.
- •Виды рисков синхронного конвейера.
- •Методы снижения приостановок конвейера.
- •Risc-архитектура: предпосылки создания, принципы реализации.
- •Risc-архитектура: средства оптимизации использования регистров.
- •Параллелизм уровня команд. Концепция vliw-архитектуры.
- •Суперскалярные компьютеры: принципы построения, структура процессора.
Алгоритм обмена на основе пдп. Буферизация данных.
Алгоритм обмена:
1. Инициатор выдает сигнал запроса КПДП.
2. КПДП выдает в ЦП сигнал «Запрос ПДП».
3. ЦП освобождает ША, ШД, некоторые линии ШУ (по которым передаются сигналы, управляющие операциями на ША и ШД – прежде всего, линии «ЧтЗУ», «ЗпЗУ», «Выв», «Вв» и линия выдачи адреса на ША).
4. ЦП отвечает контроллеру сигналом «Подтверждение ПДП».
5. Пересылка очередного слова блока (двухэтапная).
6. После пересылки каждого слова инкремент РА и декремент СД.
7. Пересылка завершается при СД=0:
- КПДП снимает сигнал «Запрос ПДП»;
- ЦП снимает сигнал «Подтверждение ПДП» и вновь берет на себя управление системной шиной.
Буферизация данных необходима для компенсации различий в скорости работы ОП и ПУ, в силу чего сигналы «Выв» и «Вв» формируются контроллером лишь при получении от ПУ подтверждения о готовности.
Чтение (из ОП в ПУ):
1. КПДП выставляет на ША содержимое РА (адрес текущей ячейки ОП) и формирует сигнал «ЧтЗУ» -> считанное из ячейки ОП слово помещается на ШД.
2. КПДП выставляет на ША адрес устройства вывода и формирует сигнал «Выв» -> слово с ШД передается в ПУ.
Запись (из ОП в ПУ):
1. КПДП выдает на ША адрес устройства ввода и формирует сигнал «Вв», по которому введенные данные поступают на ШД.
2. КПДП помещает на ША адрес ячейки ОП, куда должны быть занесены данные, и выдает сигнал «ЗпЗУ» -> информация с ШД записывается в ячейку ОП.
Буферизация:
- после первого этапа слово с ШД заносится в РД;
- перед вторым этапом слово из РД возвращается на ШД.
Варианты реализации механизма пдп. Достоинства и недостатки.
1. Совместно используемая общая системная шина:
КПДП работает как заменитель ЦП, и обмен данными между памятью и ПУ через КПДП производится через программно управляемый ввод-вывод. Свойства:
+достаточно дешевый;
-невысокая эффективность (каждая пересылка требует двух циклов шины как и при программно управляемом вводе-выводе).
2. Объединение функций КПДП и ПУ:
Между КПДП и одним или несколькими ПУ есть другой тракт, не включающий системную шину. Логика ПДП может быть частью ПУ, либо это может быть отдельный КПДП, управляющий одним или несколькими ПУ. Число необходимых циклов шины уменьшается.
3. Соединение КПДП с ПУ посредством шины ввода-вывода:
Сокращается число интерфейсов В/ВЫВ в КПДП, а конфигурация становится легко расширяемой.
Понятия канала ввода-вывода и процессора ввода-вывода.
Канал ввода-вывода (КВВ) – МВВ с расширенными возможностями и правами процессора со специализированным набором команд, ориентированных на операции ввода-вывода:
1. ЦП дает указание КВВ выполнить хранящуюся в памяти компьютера программу ввода-вывода.
2. КВВ извлекает и исполняет команды этой программы без участия ЦП и прерывает его только после завершения всей программы ввода-вывода.
Процессор ввода-вывода (ПВВ) – МВВ с функциональностью КВВ и собственной локальной памятью; при этом возможно управление множеством устройств с минимальным привлечением ЦП.
Система ввода вывода на основе КВВ или ПВВ характерна для больших универсальных компьютеров, где нужна эффективность.
Функция ЦП – запуск и остановка операций в КВВ, а также проверка состояния канала.