- •Базовые функции компьютера общего назначения. Взаимодействие компьютера с информационной средой.
- •«Узость» понятия «Архитектура компьютера». Структурная организация компьютера.
- •Уровни организации компьютера.
- •Концепция фон Неймана.
- •Машина фон Неймана: принцип разработки, базовые компоненты.
- •Цикл выполнения команды: состояния; детализированный граф переходов.
- •Архитектура системы команд: основные понятия, свойства, общая характеристика.
- •Команды компьютера общего назначения: основные группы.
- •Команды компьютера общего назначения: компоненты, формат, операционная часть.
- •Символическое представление команды. Критерии выбора формата команд.
- •Адресная часть команды компьютера общего назначения. Варианты реализации.
- •Режимы адресации: непосредственный, прямой, регистровый.
- •Адресация со смещением: общие принципы, относительная адресация, адресация через регистр базы.
- •Стековая адресация: принципы реализации, виды стека, управление стеком, стек-ориентированные операции.
- •Выполнение арифметических операций в компьютере со стековой архитектурой. Полиз.
- •Адресация с индексированием: общие принципы, разновидности.
- •Базовые типы операндов: данные логического типа, строки, адреса.
- •Базовые типы операндов: числа, разрядность основных форматов, размещение в памяти.
- •Данные символьного типа: юникод.
- •Данные символьного типа: общие сведения, принципы кодирования, стандарты ascii и iso 8859, кодовые страницы.
- •Архитектура на основе общей магистрали. Характеристики системной магистрали.
- •Алгоритм функционирования системной магистрали. Взаимодействие устройств.
- •Иерархия магистралей: двух- и трехшинная архитектура.
- •Шинный арбитраж: предпосылки введения, схемы приоритетов.
- •Шинный арбитраж: алгоритмы динамического изменения приоритетов.
- •Централизованный параллельный и многоуровневый арбитраж шины.
- •Централизованный последовательный арбитраж.
- •Децентрализованный арбитраж шин.
- •Опросные схемы арбитража шин.
- •Протокол шины: понятие, виды протоколов. Транзакции синхронной шины.
- •Асинхронные протоколы шины: транзакции, тайм-ауты.
- •Пакетный режим пересылки информации. Конвейеризация транзакций.
- •Расщепление транзакций. Увеличение полосы пропускания шины.
- •Система ввода-вывода: назначение элементов, организация адресного пространства.
- •Детализированные функции модуля ввода-вывода.
- •Структурная организация модуля ввода-вывода.
- •Алгоритм обмена информацией между центральным процессором и внешним устройством.
- •Способы организации ввода-вывода. Программно управляемый ввод-вывод.
- •Команды, используемые при программно управляемом вводе-выводе.
- •Ввод-вывод по прерываниям: принципы, механизм.
- •Методы идентификации устройств, запрашивающих прерывание.
- •Векторные прерывания: принципы реализации, виды.
- •Приоритеты прерываний. Отличие последовательной обработки прерываний от обработки вложенных прерываний.
- •Контроллер прямого доступа к памяти (кпдп): состав и назначение компонентов, инициализация.
- •Алгоритм обмена на основе пдп. Буферизация данных.
- •Варианты реализации механизма пдп. Достоинства и недостатки.
- •Понятия канала ввода-вывода и процессора ввода-вывода.
- •Канальная программа. Управляющее слово канала.
- •Алгоритм функционирования канала ввода-вывода. Способы организации взаимодействия ву с каналом.
- •Режимы канала ввода-вывода.
- •Методы доступа к данным в памяти компьютера.
- •Параметры оценки быстродействия памяти.
- •Иерархическая архитектура памяти компьютера: предпосылки внедрения, принципы реализации и функционирования.
- •Локальность по обращению: виды, использование в архитектурных решениях.
- •Иерархия памяти компьютера: характеристики, описание уровней.
- •Основная память компьютера: назначение, типы запоминающих устройств, способы организации
- •Адресная организация памяти компьютера.
- •Блочная организация памяти: назначение, виды, факторы эффективности применения.
- •Расслоение памяти и чередование адресов: назначение, принцип реализации.
- •Ассоциативная память: логическая организация, функционирование.
- •Логическая и функциональная организация кэш-памяти прямого отображения.
- •Логическая и функциональная организация полностью ассоциативной кэш-памяти.
- •Логическая и функциональная организация множественно-ассоциативной кэш-памяти.
- •Алгоритмы замещения информационных блоков в кэш-памяти: назначение, виды, реализация.
- •Согласование содержимого кэш-памяти и оп. Стратегии записи в кэш-памяти.
- •Многоуровневая кэш-память. Принстонская и гарвардская архитектуры кэш-памяти.
- •Виртуализация памяти компьютеров: предпосылки внедрения, принцип реализации, виды виртуальной памяти.
- •Концепция страничной организации памяти. Взаимодействие виртуальной памяти с кэш-памятью.
- •Ограничения страничной организации памяти. Сегментация памяти.
- •Проблемы динамического распределения памяти при сегментации. Сегментно-страничная организация памяти.
- •Метод колец защиты памяти.
- •Метод граничных регистров памяти.
- •Защита памяти по ключам.
- •Концепция raid: принципы построения массивов дисковой памяти, назначение, способы реализации.
- •Дисковые массивы raid уровней 0, 1, 10: назначение, принципы реализации, свойства.
- •Дисковые массивы raid уровней 5, 6: назначение, принципы реализации, свойства.
- •Многопортовые озу и озу типа fifo.
- •Прерывания: фаза прерывания, поток данных, классы прерываний.
- •Арифметический конвейер: назначение, принципы реализации. Понятие суперконвейера.
- •Конвейерная обработка данных: предпосылки внедрения, принципы реализации, способы синхронизации ступеней.
- •Синхронный конвейер: реализация 6-ступенчатого конвейера, метрики эффективности, оценка выигрыша от внедрения.
- •Виды рисков синхронного конвейера.
- •Методы снижения приостановок конвейера.
- •Risc-архитектура: предпосылки создания, принципы реализации.
- •Risc-архитектура: средства оптимизации использования регистров.
- •Параллелизм уровня команд. Концепция vliw-архитектуры.
- •Суперскалярные компьютеры: принципы построения, структура процессора.
Векторные прерывания: принципы реализации, виды.
Использование векторных прерываний – один из способов идентификации устройств, запрашивающих прерывание. Получив подтверждение прерывания от процессора, выставившее запрос устройство выдает на ШД специальное слово – вектор прерывания. Вектор содержит либо адрес МВВ, либо какой-нибудь другой уникальный идентификатор, который ЦП интерпретирует как указатель на соответствующую программу обработки прерывания.
Свойства:
+наиболее эффективная процедура идентификации;
+не требует предварительных действий для определения источника запроса прерывания.
Механизм векторных прерывание реализуется с помощью хранящейся в ОП таблицы векторов прерывания (ТВП). ТВП содержит адреса программ обработки прерываний.
Входом в таблицу служит вектор прерывания. Начальный адрес таблицы (база) обычно задается неявно (под таблицу отводится определенная область памяти).
Варианты векторной идентификации:
- цепочечный опрос = для передачи запроса прерывания МВВ совместно используют одну общую линию подтверждения прерывания. Она проходит через все МВВ последовательно.
- арбитраж шины: 1. Перед выставлением запроса на линии запроса МВВ должен получить право управления шиной. 2. Обнаружив запрос, ЦП отвечает по линии подтверждения. 3. Запросивший модуль помещает на ШД свой вектор прерывания.
Приоритеты прерываний. Отличие последовательной обработки прерываний от обработки вложенных прерываний.
В случае поступления нескольких запросов прерываний, приоритеты прерываниям назначаются следующими методами:
- множественные линии запроса: ЦП начинает с линии, имеющей наивысший приоритет;
- программная идентификация: приоритет модулей определяется очередностью их проверки;
- цепочечный метод: приоритет модулей определяется порядком их следования в цепочке;
- арбитраж: приоритет соответствует приоритету при захвате шины.
В случае одновременного поступления нескольких запросов прерывания существует два различных подхода:
- последовательная обработка прерываний:
Процессор игнорирует поступающие запросы до тех пор, пока не завершит обслуживание предыдущего. Свойства: + простота реализации;
- не позволяет «ранжировать» источники прерывания, выделяя среди них более и менее важные.
- приоритетная обработка прерываний (обработка вложенных прерываний):
Обслуживание прерываний с низкими приоритетами может быть прервано запросами более высокого приоритета. После завершения обслуживания прерывания с высоким приоритетом процессор возвращается к дообслуживанию предыдущего прерывания.
Контроллер прямого доступа к памяти (кпдп): состав и назначение компонентов, инициализация.
Основные компоненты КПДП: счетчик данных, регистр данных, регистр адреса, логика управления.
ЦП должен выполнить инициализацию КПДП, поместив в него информацию, характеризующую предстоящее действие. После инициализации КПДП пересылка может быть начата в любой момент. Инициаторами обмена могут выступать как ЦП, так и ПУ.
Логика управления КПДП определяет направление пересылки (из ОП в ПУ или в обратную сторону) и определяет адрес ПУ, с которым будет происходить обмен. В регистр адреса КПДП заносится адрес начальной ячейки в ОП, из которой будет производиться чтение (запись).
Счетчик данных хранит количество слов информации, которые подлежат обмену.