- •Аппаратные средства вычислительной техники
- •Элементы и узлы эвм Системный блок
- •Корпуса
- •Блок питания
- •Кабели и разъемы
- •Проводники
- •Системная плата
- •Корпуса и маркировка
- •Накопители
- •Винчестеры
- •Цифровая информация
- •Флоппи диски (fdd)
- •Стримеры
- •Прочие накопители
- •Накопители на эффекте Бернулли
- •Накопитель на компакт дисках
- •Магнитооптические накопители
- •Видеоподсистемы
- •Lr мониторы
- •Green мониторы
- •Видеоадаптеры
- •Проблемы цветопередачи
- •Карта ускорителей
- •Рекомендации по выбору видеоадаптера
- •Структура центрального процессора
- •Микропроцессорные устройства. Основные понятия
- •Разрядность адресов и данных;
- •Организация структуры памяти Организация памяти микропроцессорных устройств
- •Теги и дескрипторы
- •Особенности risc _ архитектуры
- •Согласование пропускных способностей микропроцессора и памяти. Кэш-память
- •Защита памяти
- •Динамическое распределение памяти. Организация виртуальной памяти
- •Организация памяти
- •Режимы работы памяти
- •Другие типы динамической памяти
- •Логическая организация памяти
- •Дополнительная память
- •Расширенная память
- •Устройства оперативной памяти
- •Bios и cmos ram
- •Кэширование адреса
- •Системы прерывания Прерывания и исключения
- •Системы ввода вывода Организация ввода - вывода микропроцессорного устройства
- •Ввод вывод в режиме прямого доступа к памяти
- •Ввод вывод
- •Защищенный режим
- •Дескрипторы
- •Привилегии
- •Переключение задач
- •Страничное управление памятью
- •Режим виртуального 86 (v86)
- •Переферийные устройства Интерфейсы периферийных устройств
- •Последовательный порт
- •Организация памяти микропроцессорного устройства
- •Регистры микропроцессора
- •Адресация ввода вывода
- •Инициализация прерывания останов и синхронизация микропроцессора
- •Задание типа работы микропроцессора
- •Шинные циклы микропроцессора
- •Основные особенности архитектур микропроцессоров 286, 386 и 486 Общие характеристики структуры
- •Вспомогательные микросхемы для смпу. Системные локальные шины Тактовый генератор
- •Контроллер прерываний
- •Контроллер прямого доступа к памяти
- •Другие вспомогательные микросхемы
- •Набор микросхем или chipset
- •Системные локальные шины
- •Шина isa
- •Шина esa
- •Локальные шины
- •Стандарт pcmcia
- •Архитектура современного эвм расширение mmx
- •Внутренний кэш
- •Синхронизация
- •Разгон и торможение процессора
- •Варианты разгона Pentium
- •Логическая структура диска
- •Структура br (бутсектора)
- •Архитектура ориентированная на программное обеспечение Интерфейс накопителей
- •Интерфейс ata (ide)
- •Интерфейс Enhanced ide
Синхронизация
Основной тактовый генератор системной платы вырабатывает высокостабильную опорную частоту, которая используется для синхронизации процессора, системной шины и шин ввода вывода. Стандартные частоты генератора 4,77; 6; 8; 10; 12; 16; 20; 25; 33,3; 40; 50; 60; 66,6; 75; 83; 100; 125 МГц. При наличии переключателя Turbo компьютер с процессором 286, 386 частота выбирается из пары частот. В процессорах 486 и старше частота фиксирована, а переключатель Turbo может отключать кэширование или включать режим прерывистой синхронизации.
Так как быстродействие различных компонентов компьютеров существенно различается, применяется деление опорной частоты для синхронизации шин ввода вывода и внутреннее умножение частоты в процессорах. Различают следующие частоты:
Host Bus - частота системной шины (внешняя частота шины процессора). Она является опорной для всех других и устанавливается джемперами с перемычками. Микропроцессоры Pentium используют частоты от 50 до 125 МГц. Частоты 75 МГц и выше требуют высокие технологии изготовления системных плат, чипсетов и микросхем обрамления;
CPU Clock - внутренняя частота процессора на которой работает его вычислительное ядро, для ее получения применяется внутреннее умножение частоты на 1,5; 2; 2,5; 3; 3,5; 4 и некоторые другие значения. Коэффициент умножения задается с помощью джемперов на системной плате, которые заземляют определенные выводы микропроцессора. Трактовка управляющих сигналов при этом зависит от марки модели процессора;
PCI Bus Clock - это частота шины PCX, которая должна составлять 25; 33,3 МГц. Обычно она обеспечивается делением Host Bus Clock на 2 или на 3. Оптимальная частота для процессоров 5 и 6 поколений 66,6 МГц;
VLB Bus Clock - это частота шины VBL определяемая аналогично предыдущей;
ISA Bus Clock - это частота шины ISA, которая должна быть близка к 8 МГЦ. Она обычно задается в BIOS Setup через коэффициент деления системной шины.
Разгон и торможение процессора
Фирмы производители гарантируют стабильную длительную работу на заявляемых частотах при опорном питающем напряжении. При снижении питающего напряжения уменьшается рассеиваемая мощность и допустимая частота синхронизации.
Повышение тактовой частоты увеличивает потребляемую мощность, но для обеспечения стабильной работы внутренней логики требуются некоторые повышения питающего напряжения. Возможность выбора внешней частоты синхронизации и внутреннего коэффициента умножения процессора создает иллюзию возможности разгона процессора. Здесь есть следующие варианты:
подъем входной частоты с 60 до 66,66 МГц для которого конфигурирование самого процессора не изменяется, однако процессоры с частотой ядра 100; 133; 166 Мгц таким способом не разгонятся;
увеличение коэффициента умножения который воспринимается даже процессорами с частотой ядра 75 МГц, однако коэффициент 2,5 воспринимают только процессоры начиная со стопинга С;
комбинированные изменения коэффициента умножения и внешней частоты. Эти изменения могут производиться в пределах штатной спецификации.
На системных платах предназначенных не только для процессоров Intel возможны и более радикальные варианты на которые идут для повышения в основном производительности шины PCI. Это дает эффект на конкретных приложениях. Фирма Intel отказалась от повышения внешней частоты до 75 МГц, так как это не дает принципиального роста пропускной способности. Эффект от разгона процессора теряется за счет относительно медленной памяти, так как при переходе на более высокую частоту системной шины BIOS совместно с чипсетом увеличивает число тактов ожидания в циклах памяти.