Режимы работы памяти

Для адресации к любому биту, например 1 Мбайтной микросхемы требуется 20 адресных линий. В тоже время корпус этой микросхемы имеет только 18 выводов, т.к. для адресации используется мультиплексирование адресов. Полный адрес ячейки делится на адрес строки и адрес столбца. Для сопровождения адреса строки служит сигнал RAS, адреса столбца сигнал CAS. Под временем выборки для микросхем понимается сигнал RAS. В процессе обращения к микросхеме DRAM надо сначала подать на ее адресные входы код адреса строки и одновременно с ним или с некоторой ненормируемой задержкой сигнал RAS. Затем через нормируемое время задержки должен быть подан код адреса столбца сопровождаемый сигналом CAS. Следующее обращение к этой микросхеме возможно только после промежутка времени в течении которого происходит перезарядка внутренних цепей микросхемы. Оно составляет почти 90% от общего времени выборки. Один из способов повышения быстродействия динамической памяти является метод управления памятью с чередованием адресов. При этом методе каждые последовательно выбираемые ячейки должны относится к разным банкам памяти. Пока считываются данные из одной группы, другая группа получает время на перезарядку. Другим способом повышения быстродействия является метод страничной выборки, он базируется на том, что повторение сигнала RAS можно избежать, если адреса строк выбираемых ячеек памяти лежат в пределах одной страницы, т.е. адрес их строк не изменен. Наиболее распространены две разновидности такого метода: с повторением сигнала стробирования CAS при изменении младшей части адреса и без повторения. В последнем случае быстродействие заметно повышается. Микросхемы DRAM реализующие страничный режим часто называют FPM. Тем не менее, использование даже подобных способов повышения быстродействия DRAM не дает требуемых результатов.

Другие типы динамической памяти

В настоящее время выдвигают два схемотехнических решения используемых для увеличения быстродействия динамической памяти. Одно из них основано на синхронной работе памяти и микропроцессора что достигается использованием внутренней конвейерной архитектуры и чередованием адресов. Другое решение предполагает включение в структуру динамической памяти быстрой статической памяти, которая работает примерно как встроенный кэш. В качестве примера в технических решениях можно привести CDRAM и EDRAM. Обе они основаны на интеграции небольшого количества ячеек SRAM (12-15 нсек.) в DRAM (35-40 нсек.). Например, в кристалле может быть 4 Мбайта DRAM и 16 Кбайт SRAM. Статическая память выполняется как кэш прямого отображения либо как набор на ассоциативный кэш. SDRAM основана на другом подходе использующим трех ступенчатую конвейерную архитектуру и кроме того внутренний доступ типа Ping Pong к двум блокам памяти с чередованием адресов. Тактирование осуществляется внешней частотой для микропроцессора. Первый доступ в пакетном режиме выполняется медленнее для SRAM, чем для EDRAM, для последующих трех все наоборот. Одним из наиболее быстродействующих типов памяти является RDRAM. Тактирование частотой 250 МГц 9 разрядная RDRAM достигает пиковой скорости передачи 500 Мбайт в секунду. Применяются также EDODRAM или ее разновидность BEDODRAM. Она обеспечивает более высокую скорость передачи особенно в пакетном режиме и полностью совместима по выводам с SIMM модулями DRAM. В отличии от обычных DRAM в EDODRAM добавлен набор регистров защелок благодаря которым данные на выходе удерживаются даже в течении следующего запроса к микросхеме. Такого эффекта можно добиться на обычных DRAM только в режиме чередования адресов. В любом обращении к памяти можно выделить 3 фазы: начало доступа, период, когда данные становятся действительными и непосредственно передача. Эти фазы повторяются последовательно. Для каждой ячейки в считываемой строчке. В EDO памяти быстродействие увеличивается за счет исключения циклов ожидания в фазе готовности данных. В BEDODRAM выборка четырех операндов требуемых для передачи происходит автоматически. В ней добавлен специальный счетчик слов.