- •Введение
- •1.Общие сведения Технико-эксплуатационные характеристики эвм
- •История развития эвм
- •Классификация эвм
- •1.1.Классификация эвм по назначению
- •1.2. Классификация эвм по функциональным возможностям и размерам
- •Функциональная и структурная организация эвм
- •1.3.Связь между функциональной и структурной организацией эвм
- •1.4.Обобщенная структура эвм и пути её развития
- •1.4.1.Обрабатывающая подсистема
- •1.4.2.Подсистема памяти
- •1.4.3.Подсистема ввода-вывода
- •1.4.4.Подсистема управления и обслуживания
- •2.Архитектуры эвм
- •Sisd-компьютеры
- •2.1.Компьютеры с cisc архитектурой
- •2.2.Компьютеры с risc архитектурой
- •2.3.Компьютеры с суперскалярной обработкой
- •Simd-компьютеры
- •2.4.Матричная архитектура
- •2.5.Векторно-конвейерная архитектура
- •2.6.Ммх технология
- •Misd компьютеры
- •Mimd компьютеры
- •2.7.Многопроцессорные вычислительные системы
- •2.7.1.Многопроцессорные вычислительные системы с общей шиной.
- •2.7.2.Многопроцессорные вычислительные системы с многовходовыми модулями оп.
- •2.8.Многомашинные вычислительные системы (ммвс)
- •2.8.1.Многомашинные комплексы
- •2.8.2.Ммр архитектура
- •3.Структура и форматы команд эвм
- •Форматы команд эвм
- •Способы адресации
- •3.1.Классификация способов адресации по наличию адресной информации в команде
- •3.2.Классификация способов адресации по кратности обращения в память
- •3.3.Классификация по способу формирования исполнительных адресов ячеек памяти
- •3.3.1.Относительная адресация
- •Теги и дескрипторы. Самоопределяемые данные
- •5.Процессоры. Центральный процессор
- •Логическая структура цп
- •Структурная схема процессора
- •Характеристики процессора
- •Регистровые структуры центрального процессора
- •5.1.Основные функциональные регистры
- •5.2.Регистры процессора обработки чисел с плавающей точкой
- •5.3.Системные регистры
- •5.4.Регистры отладки и тестирования
- •Назначение и Классификация цуу
- •Устройства управления цп
- •5.5.Цуу с жесткой логикой.
- •5.6.Цуу с микропрограммной логикой
- •5.7.Процедура выполнения команд
- •6.Язык микроопераций
- •Описание слов, регистров и шин
- •Описание массива данных и памяти.
- •Описание микроопераций
- •Условные микрооператоры.
- •7.Арифметико-логическое устройство
- •Структура алу
- •Сумматоры
- •Классификация алу
- •Методы повышения быстродействия алу
- •8.Память эвм
- •Организация внутренней памяти процессора.
- •Оперативная память и методы управления оп
- •8.1.Методы управления памятью без использования дискового пространства (без использования внешней памяти).
- •8.1.1.Распределение памяти фиксированными разделами.
- •8.1.2.Размещение памяти с перемещаемыми разделами.
- •Организация виртуальной памяти.
- •8.2.Страничное распределение.
- •8.3.Сегментное распределение.
- •8.4.Странично - сегментное распределение.
- •8.5.Свопинг
- •Методы повышения пропускной способности оп.
- •8.6.Выборка широким словом.
- •8.7.Расслоение сообщений.
- •Методы организации кэш-памяти
- •8.8.Типовая структура кэш-памяти
- •8.9.Способы размещения данных в кэш-памяти.
- •8.9.1.Прямое распределение.
- •8.9.2.Полностью ассоциативное распределение.
- •8.9.3.Частично ассоциативное распределение.
- •8.9.4.Распределение секторов.
- •8.10.Методы обновления строк в основной памяти
- •Системы внешней памяти
- •9.Общие принципы организации системы прерывания программ
- •Характеристики системы прерываний
- •Программно-управляемый приоритет прерывающих программ
- •Организация перехода к прерывающей программе
- •10.ПодСистема ввода/вывода Принципы организации подсистемы ввода/вывода
- •Каналы ввода-вывода
- •Интерфейсы ввода-вывода
- •10.1.Классификация интерфейсов
- •10.2. Типы и характеристики стандартных шин
- •11.Вычислительные системы
- •Общие положения
- •Классификация вс
- •12. Библиографический список
- •Понятие открытой системы
- •Кластерные структуры
- •Содержание
- •2. Архитектуры эвм 22
- •3. Структура и форматы команд эвм 37
- •4. Типы данных 47
- •5. Процессоры. Центральный процессор 53
- •6. Язык микроопераций 72
- •7. Арифметико-логическое устройство 78
- •8. Память эвм 84
5.3.Системные регистры
Системные регистры управляют функционированием микропроцессора в целом и режимами работы отдельных внутренних блоков: процессора с плавающей точкой, кэш-памятью, диспетчера памяти.
Эти регистры доступны только в защищенном режиме для программ.
Набор системных регистров включает три регистра управления (CRO, CR2, CR3) и четыре регистра системных адресов и сегментов.
Регистры управления 32-разрядные, служат для фиксации общего состояния процессора. Эти регистры вместе с регистрами системных адресов хранят информацию о состоянии процессора, которое затрагивает все задачи.
5.4.Регистры отладки и тестирования
Микропроцессор i486, например, имеет одиннадцать регистров отладки и тестирования (все они 32-разрядные). Из них 6 программно-доступных регистров (DRO — DR3, DR6, DR7) поддерживают процесс отладки программ. Пять программно-доступных регистров (TR3 — TR7) поддерживают тестирование внутренних блоков: TR3 — TR5 используются для проверки кэш памяти; TR6, TR7 — для тестирования механизма быстрого формирования адресов страниц.
Назначение и Классификация цуу
Центральное устройство управления — это комплекс средств автоматического управления процессом передачи и обработки информации. ЦУУ вырабатывает управляющие сигналы (УС), необходимые для выполнения всех операций, предусмотренных системой команд, а также координирует работу всех узлов и блоков ЭВМ. В связи с этим можно считать ЦУУ преобразователем первичной командной информации, представленной программой решения задачи, во вторичную командную информацию, представляемую управляющими сигналами.
В общем случае ЦУУ формирует управляющие сигналы для реализации следующих функций:
выборки из памяти кода очередной команды;
расшифровки кода операции и признаков выбранной команды;
выборки операндов и выполнения машинной операции;
обеспечения прерываний при выполнении команд;
формирования адреса следующей команды;
учета состояний других устройств машины;
инициализации работы контроллеров (каналов) ввода-вывода;
организации контроля работоспособности ЭВМ.
К основным характеристикам ЦУУ следует отнести:
принцип формирования и развертывания временной последовательности управляющих сигналов;
способ построения цикла работы ЦУУ и ЭВМ в целом;
общая организация управления ЭВМ;
способ синхронизации узлов и блоков ЭВМ.
По принципу формирования и развертывания временной последовательности УС различают ЦУУ:
аппаратного (схемного) типа, выполненным в виде управляющего автомата с жесткой логикой, в котором функции переходов и выходов реализуются набором логических элементов, а требуемое количество состояний автомата задается множеством запоминающих элементов;
микропрограммного типа, в которых блок управления реализован как блок микропрограммного управления.
По способу построения рабочего цикла различают ЦУУ:
с прямым циклом,
На первом этапе производится выборка из памяти команды, а затем следуют этапы выполнения машинной операции.
с обращенным циклом,
В первую очередь выдаются управляющие сигналы для выполнения машинной операции по коду команды, поступившей в ЦУУ на предыдущем цикле (предвыборка команд), а затем из памяти выбирается код команды, которая будет исполняться в следующем цикле.
с совмещением во времени циклов выполнения нескольких команд (конвейером команд).
По способу синхронизации работы ЭВМ в зависимости от числа тактов в цикле выполнения команды различают ЦУУ:
с постоянным числом тактов;
с переменным числом тактов.
В микропрограмме рабочего цикла выделяют общую и специальную части. К общей части относятся микрокоманды, исполняемые в цикле любой команды: выборка команды, анализ запросов на прерывание, формирование адреса следующей команды, анализ состояния процессора. Эти микрокоманды выполняются за постоянное число тактов.
К специальной части относятся микрокоманды, по которым вырабатываются управляющие сигналы в зависимости от содержания операционной части исполняемой команды. В этом случае количество тактов будет переменным для различных команд. В современных ЭВМ с различной структурой используемых команд, число тактов зависит от формата выбираемой команды, структуры ее адресной части и длины операндов.
По общей организации управление может быть:
централизованным
Блок управления ЦУУ вырабатывает все УС микроопераций для всех команд, выполняемых процессором;
смешанным
Применяются в процессорах, операционные и другие устройства которых имеют собственные узлы местного управления. Тогда блок управления ЦУУ, помимо сигналов микроопераций, вырабатывает так же сигналы для блоков местного управления;
По принципу организации циклов различают ЦУУ:
синхронного типа, в которых время цикла может быть постоянным или переменным;
асинхронного типа, в которых продолжительность цикла определяется фактическими затратами времени на выполнение каждой операции. В этом случае необходимо вырабатывать сигналы об окончании операции;
смешанного типа, где частично реализуются оба предыдущих принципа организации циклов.
