- •Введение
- •1.Общие сведения Технико-эксплуатационные характеристики эвм
- •История развития эвм
- •Классификация эвм
- •1.1.Классификация эвм по назначению
- •1.2. Классификация эвм по функциональным возможностям и размерам
- •Функциональная и структурная организация эвм
- •1.3.Связь между функциональной и структурной организацией эвм
- •1.4.Обобщенная структура эвм и пути её развития
- •1.4.1.Обрабатывающая подсистема
- •1.4.2.Подсистема памяти
- •1.4.3.Подсистема ввода-вывода
- •1.4.4.Подсистема управления и обслуживания
- •2.Архитектуры эвм
- •Sisd-компьютеры
- •2.1.Компьютеры с cisc архитектурой
- •2.2.Компьютеры с risc архитектурой
- •2.3.Компьютеры с суперскалярной обработкой
- •Simd-компьютеры
- •2.4.Матричная архитектура
- •2.5.Векторно-конвейерная архитектура
- •2.6.Ммх технология
- •Misd компьютеры
- •Mimd компьютеры
- •2.7.Многопроцессорные вычислительные системы
- •2.7.1.Многопроцессорные вычислительные системы с общей шиной.
- •2.7.2.Многопроцессорные вычислительные системы с многовходовыми модулями оп.
- •2.8.Многомашинные вычислительные системы (ммвс)
- •2.8.1.Многомашинные комплексы
- •2.8.2.Ммр архитектура
- •3.Структура и форматы команд эвм
- •Форматы команд эвм
- •Способы адресации
- •3.1.Классификация способов адресации по наличию адресной информации в команде
- •3.2.Классификация способов адресации по кратности обращения в память
- •3.3.Классификация по способу формирования исполнительных адресов ячеек памяти
- •3.3.1.Относительная адресация
- •Теги и дескрипторы. Самоопределяемые данные
- •5.Процессоры. Центральный процессор
- •Логическая структура цп
- •Структурная схема процессора
- •Характеристики процессора
- •Регистровые структуры центрального процессора
- •5.1.Основные функциональные регистры
- •5.2.Регистры процессора обработки чисел с плавающей точкой
- •5.3.Системные регистры
- •5.4.Регистры отладки и тестирования
- •Назначение и Классификация цуу
- •Устройства управления цп
- •5.5.Цуу с жесткой логикой.
- •5.6.Цуу с микропрограммной логикой
- •5.7.Процедура выполнения команд
- •6.Язык микроопераций
- •Описание слов, регистров и шин
- •Описание массива данных и памяти.
- •Описание микроопераций
- •Условные микрооператоры.
- •7.Арифметико-логическое устройство
- •Структура алу
- •Сумматоры
- •Классификация алу
- •Методы повышения быстродействия алу
- •8.Память эвм
- •Организация внутренней памяти процессора.
- •Оперативная память и методы управления оп
- •8.1.Методы управления памятью без использования дискового пространства (без использования внешней памяти).
- •8.1.1.Распределение памяти фиксированными разделами.
- •8.1.2.Размещение памяти с перемещаемыми разделами.
- •Организация виртуальной памяти.
- •8.2.Страничное распределение.
- •8.3.Сегментное распределение.
- •8.4.Странично - сегментное распределение.
- •8.5.Свопинг
- •Методы повышения пропускной способности оп.
- •8.6.Выборка широким словом.
- •8.7.Расслоение сообщений.
- •Методы организации кэш-памяти
- •8.8.Типовая структура кэш-памяти
- •8.9.Способы размещения данных в кэш-памяти.
- •8.9.1.Прямое распределение.
- •8.9.2.Полностью ассоциативное распределение.
- •8.9.3.Частично ассоциативное распределение.
- •8.9.4.Распределение секторов.
- •8.10.Методы обновления строк в основной памяти
- •Системы внешней памяти
- •9.Общие принципы организации системы прерывания программ
- •Характеристики системы прерываний
- •Программно-управляемый приоритет прерывающих программ
- •Организация перехода к прерывающей программе
- •10.ПодСистема ввода/вывода Принципы организации подсистемы ввода/вывода
- •Каналы ввода-вывода
- •Интерфейсы ввода-вывода
- •10.1.Классификация интерфейсов
- •10.2. Типы и характеристики стандартных шин
- •11.Вычислительные системы
- •Общие положения
- •Классификация вс
- •12. Библиографический список
- •Понятие открытой системы
- •Кластерные структуры
- •Содержание
- •2. Архитектуры эвм 22
- •3. Структура и форматы команд эвм 37
- •4. Типы данных 47
- •5. Процессоры. Центральный процессор 53
- •6. Язык микроопераций 72
- •7. Арифметико-логическое устройство 78
- •8. Память эвм 84
5.1.Основные функциональные регистры
Содержимое этих регистров определяется текущей задачей, т.е. в эти регистры автоматически загружается новое значение при переключении задач.
Регистры общего назначения. Восемь 32-разрядных регистров предназначены для хранения данных и адресов. Они поддерживают работу с данными разрядностью 1,8, 16, 32 и 64 бита, битовыми полями длиной от 1 до 32 бит и адресами размером 16 и 32 бита. Младшие 16 разрядов этих регистров (рис. 5.3) доступны отдельно при использовании соответствующего имени, например регистр ЕАХ (имя АХ для 16 разрядов).
Рис. 5.3. Структура регистра общего назначения ЕАХ
При операциях с байтами можно отдельно обращаться к младшему байту (разряды 0 - 7) и старшему байту (8 – 15) по именам AL и АН. Доступ к отдельным байтам обеспечивает дополнительную гибкость при операциях с данными.
Регистры сегментов и дескрипторы сегментов. Шесть 16-разрядных сегментных регистров (CS, SS, DS, ES, FS, GS) содержат значения селекторов сегментов, указывающих на текущие адресуемые сегменты памяти. С каждым из них связан программно-недоступный регистр дескриптора сегмента (рис. 5.4).
В защищенном режиме каждый сегмент может иметь размер от 1 байта до 4 Гбайт, в режиме реальных адресов максимальный размер сегмента составляет 64 Кбайта.
Селектор в CS обеспечивает обращение к текущему сегменту команд, селектор в SS — к текущему сегменту стека, селекторы в DS, ES, FS, GS — к текущим сегментам данных. Каждый регистр дескриптора содержит 32-разрядный размер сегмента и другие необходимые атрибуты.
Когда в регистр сегмента загружается новое значение селектора, содержимое соответствующего регистра дескриптора автоматически корректируется. В реальном режиме базовый адрес сегмента получается путем сдвига значения селектора на 4 разряда влево (20 разрядов), максимальный размер и атрибуты сегмента в реальном режиме имеют фиксированные значения.
Рис. 5.4. Регистры сегментов и соответствующие регистры дескрипторов
Указатель команд. Указатель команд (рис. 5.5) представляет собой 32-разрядный регистр с именем EIP, содержимое которого используется в качестве смещения при определении адреса следующей выполняемой команды. Смещение задается относительно базового адреса сегмента команд CS. Младшие 16 бит (0 — 15) содержат 16-разрядный указатель команд с именем IP, который используется при 16-разрядной адресации.
Рис. 5.5. Структура регистра указателя команд
Указатель команд непосредственно программисту недоступен. Его содержимое изменяется при выполнении команд передачи управления и прерываний.
Регистр флагов является 32-разрядным, имеет имя EFLAGS. Его разряды содержат признаки результата выполнения команды, управляют обработкой прерываний, последовательностью вызываемых задач, вводом/выводом и рядом других процедур.
5.2.Регистры процессора обработки чисел с плавающей точкой
Набор регистров, входящих в блок (FPU), изображен на рис. 5.6.
Рис. 5.6. Регистры блока FPU.
Регистр тегов FPU содержит 16-разрядное слово, включающее восемь двухбитовых тегов. Каждый тег (признак) характеризует содержимое одного из регистров данных.
Тег определяет, является ли регистр пустым (незаполненным) - код 11 или в него введено конечное число — 00 (достоверное значение), или нуль -01, неопределенное значение (бесконечность) — 10 (нет числа и неподдерживаемый формат). Слово тегов позволяет оптимизировать функционирование FPU посредством идентификации пустых и непустых регистров данных, проверить содержимое регистра без сложного декодирования хранящихся в нем данных.
