Лабораторна робота №9

Тема: ТРИГЕРИ Й ЗАСУВКИ

Ціль роботи: Вивчення способів застосування тригерів і засувок у цифровій техніці.

Теоретична частина

Логічні ланцюги можуть бути розділені на дві більші групи. Перша —ланцюги комбінаційної логіки, складені з логічні елементів, друга — послідовні, логічні ланцюги, що складаються з елементів, які називають тригерами. Тригерами поєднуються у системи з метою утворення послідовних логічних ланцюгів, призначених для даних, забезпечення потрібною тимчасовою затримкою, обчислень формування необхідних сигналів. Тригери володіють своєю важливою здібністю запам'ятовування. Тригер запам'ятовує свої вхідні сигнали навіть тоді, коли ці сигнали будуть зняті. Логічний елемент, навпроти, не зможе запам'ятати свій стан на виході, якщо будуть зняті вхідні сигнали.

Дані Нормальний вихід

Тактові

імпульси

Інверсний вихід

Рис 1. D - тригер

На мал. 1 наведена дуже широко використовувана схема D - тригера (називаного також тригером даних) Відзначимо тут два входи, позначених D (для даних) й СK (для сигналів синхронізації або тактовий вхід).

Тригер має звичайно два взаємноінверсних виходи, позначених Q і (HE-Q), Вихід Q використовується більш часто й називаєтьсянормальним. Вихід називаєтьсядодатковим або інверсним виходом тригера. Графічне позначення «» на входіСК логічної схеми D-тригера вказує, що цей тригер передає дані із входу на вихід при позитивному фронті ( ) тактових імпульсів.

Операційні стани D-тригера наведені в лівій колонці таблиці істинності (табл. 1). Установити (або активізувати) тригер означає, що на нормальному виході Q установлюється 1. Перший рядок таблиці істинності показує, що подачею 1 на вхід D-тригера при позитивному тактовому імпульсі СК на виході Q установлюється 1.

Таблиця 1. Таблиця істинності статичних станів D-Тригера

Операції стану	Входи		Виходи
	D	CK	Q
Активізація	1		0	0
Скидання	0		1	1
Очікування	*	Відсутність	Попередній	стан

Примітка. 0 -LOW; 1-HIGH; * - не має значення;  - перехід від LOW до HIGH тактового імпульсу.

Перший рядок таблиці істинності показує, що подачею 1 на вхід D-тригера при позитивному тактовому імпульсі СК на виході Q установлюється 1. Такі таблиці називають ще таблицями переходів тригера.

Другий рядок відповідає скиданню (установці в нуль) тригера. Скинути тригер означає повернути вихід Q у стан 0. Установити стан очікування це значить зберегти на виході дані попереднього стану. Коли тригер перебуває в стані очікування, зміни логічних станів даних на вході не впливають на стан виходів.

Стан очікування характеризує здатність тригера запам'ятовувати сигнали. Відзначимо, що операції установки й скидання розглядаються стосовно виходу Q.

Паралельні Паралельні

дані дані

Активізації

Рис. 2. Логічна схема прозорої 4-розрядні засувки

Розглянемо логічну схему, наведену на мал. 2, на якій зображена 4-розрядна прозора засувка. Кожний тригер-засувка, що входить у цей пристрій, є пристроєм або пам'яті, або розміщення даних. Для кращого розуміння состава регістра-засувки необхідно розглядати його склад з чотирьох D -тригерів, тактові входи яких об'єднані одним входом дозволу (або активізації). Відповідно до відповідної таблиці істинності (табл. 2) при надходженні 1 на вхід Е ( Н-сигнал) дані із входів D₀-D₃ будуть передані на виходи Q₀-Q₃ відповідно. Чотирьохрозрядне слово надходить на входи в паралельній (але не в послідовній) формі й передається на виходи в тій же формі. Така передача називається паралельним введенням/виводом. Засувка розміщення (або зберігання) даних є однією з різновидів серед різних типів тригерів.

Таблиця 2. Таблиця істинності засувки

Функціональні стани	Входи		Виходи
	D	E	Q
Ознаки даних	1	1	0
	0	1	1
Захват даних	*	Відсутність	Попередній	стан

Примітка. 0 -LOW; I-HIGH; *- не має значення

JK - тригер є найбільш уживаним тригером у послідовних логічних ланцюгах. На мал. 3. наведена логічна схема типового JK - тригера. Вона має два входи даних J і К и один тактовий вхід СК. JK - тригер має два традиційних виходи - Q (нормальний) і (інверсний).

Дані Нормальний вихід

Тактові

імпульси

Дані Інверсний вихід

Рис 3. JK - тригер

JK - тригер має чотири операційних режими (див. табл. 3) Режим тригера означає, що при кожному тактовому імпульсі виходи перейдуть у логічний стан зворотній тому, що він мав до цього імпульсу. У цьому випадку вихід Q JK -тригера буде проходити складаються HIGH – LOW – HIGH - LOW і т.д. у міру проходження тактових імпульсів.

Таблиця 3. Таблиця істинності станів JK-тригера

Функціональне режими	Входи			Виходи
	J	K	CK	Q
Тригер	1	1		Протилежне	попередньому
Активізація	1	0		1	0
Скидання	0	1		0	1
Очікування	0	0		Немає змін	Немає змін

Примітка. 0 — LOW; 1 — HIGH: — перехід від HIGH до LOW - тактового імпульсу.

Таблиця істинності (див. табл. 3.) показує, що JK - тригер буде перемикатися, коли два входи J і K перебувають у Н-стані. У цей момент тактовий імпульс надходить на вхід СK. Ефективні перемикання відбуваються, коли тактовий імпульс переходить із Н - в L -стан, як показує стрілка в таблиці істинності.

Перебуває JK - тригер у режимі ініціалізації (активізації), коли два входи даних J = 1 і K = 0. Ми бачимо, що відповідно до другого рядка таблиці істинності перехід стану тактових імпульсів переводить хід від H- до L- стану тактових імпульсів переводить вихід Q у стан 1. Режим скидання або дезактивації (установка Q в 0) представлений третім рядком таблиці істинності. Далі в таблиці істинності наведений режим очікування (відсутність яких-небудь дій) JK - тригера. Коли обидва входи даних (J і К) є LOW, тактовий імпульс на вході СК не робить ніякого впливу на вихід.

Запуск тригерів є важливим етапом їхнього функціонування. По способу запуску тригери можуть бути класифіковані на пристрої, активізовані фронтом імпульсів або рівнем імпульсів. Логічні схеми, наведені на мал. 1 і 3, показують, що відповідні тригери запускаються фронтом імпульсів [наявність на схемі знака «» (більше чим) на входіСК тактових імпульсів]. D-тригерзапускається при переході тактових імпульсів від L- до Н-рівня. Це показано в таблиці істинності й на логічній схемі (немає кружка інверсії на вході CK, що вказує на необхідність 1 для активізації тактових імпульсів). D - тригер називається також тригером, що запускається позитивним фронтом тактових імпульсів, тому що запуск здійснюється позитивною частиною тактових імпульсів.

Запускається JK-Тригер негативним фронтом тактових імпульсів, що показано в таблиці істинності (табл. 3.) і на логічній схемі (мал. 3.). Кружок інверсії на вході СК JK - тригера вказує на необхідність L-сигналу для активізації входу тактових імпульсів.

У випадку, коли цей тригер запускається фронтом імпульсів. Для його запуску потрібний перехід тактових імпульсів від Н- до L-рівня.

Прозора 4-розрядна засувка, наведена на мал. 2, є пристроєм, що запускається рівнем тактових імпульсів. Це означає, що коли на вхід активізації Е (подібних до входів СК тригерів) надходить Н-сигнал, всі двійкові на входах (D₃ — D₀). Така засувка називається прозорою.

Вправи

1. Послідовні пристрої містять елементи, що називаються -___________?.

2. Елементом пам'яті, що дозволяє розміщати дані, є звичайно ________?.

3. D-тригер називається також тригером _____?;

4. Нормальним виходом тригера є вихід _______ (Q,)?

5. Перелічити три функціональних стани D-тригера на мал. 1.

6. Назвати функціональні стани D-тригеpa наведеного на мал. 4, що відповідають кожному тактовому імпульсу.

0 1 1 0 1

e d c b a

Немає імпульсів

Рис. 4. До вправ 6 і 7

7. Перелічити двійкові значення на виході Q D-тригера на рис. 4 після кожного тактового імпульсу.

8. Засувка - це пристрій ______ (розміщення, розрахунку) даних.

9. Звернутися до мал. 2. Входом активізації такий 4-розрядні засувки є логічний сигнал ____ (0,1).

10. Перелічити чотири функціональних режими JК - тригера на рис. 3.

11. Перелічити режими JK - тригера, що відповідають кожному тактовому імпульсу, якщо на вході J - 10011111, на вході К – 10111110, СК тактовий імпульс з кружком інверсії на вході СК JK – тригера, який вказує на необхідність L-сигналу для активізації входу тактових імпульсів.

12. Див. мал. 1. D-тригерє пристроєм, що запускається ____ (рівнем, фронтом) імпульсів.

13. Див. мал. 2. Така 4-розрядна засувка є елементом, що включається____ імпульсів.

ЛІТЕРАТУРА.

1. Описание «Микролаб». (с. 21-22, с. 47-49, с. 97-100).

2. Токхайм Р. Микропроцессоры. Курс и упражнения. (с. 161-168).

3. Гилмор Ч. Введение в микропроцессорную технику М., Мир, 1987, (с. 109-137).