Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ЛАБОРАТОРНА РОБОТА общее.doc
Скачиваний:
34
Добавлен:
18.03.2015
Размер:
5.16 Mб
Скачать

Лабораторна робота №8

Тема: КОМБІНАЦІЇ ЛОГІЧНИХ ЕЛЕМЕНТІВ

Ціль роботи: Вивчення способів застосування комбінації логічних елементів у цифровій техніці.

Цифрові системи будуються на основі комбінацій логічних елементів. Такі комбінації можуть бути описані таблицею істинності, булевою функцією або логічною схемою.

Подивимося таблицю істинності (табл. 1). Ця таблиця показує всі можливі комбінації чотирьох входів (A, B, C, D) Помітимо, що тільки комбінація 1010 дасть 1 або Н виході. Еквівалентна цій таблиці істинності булева функція наведена в заголовку табл. 1. Входи підлеглі операції І, що дає булеву функцію читається як D і НЕ-А і В і НЕ-А дають на виході Y).

Таблиця 1. Одержання булевої функції з таблиці істинності

Входи

Виходи

Входи

виходи

D

C

B

A

Y

D

C

B

A

Y

0

0

0

0

0

1

0

0

0

0

0

0

0

1

0

1

0

0

1

0

0

0

1

0

0

1

0

1

0

1

0

0

1

1

0

1

0

1

1

0

0

1

0

0

0

1

1

0

0

0

0

1

0

1

0

1

1

0

1

0

0

1

1

0

0

1

1

1

0

0

0

1

1

1

0

1

1

1

1

0

Логічна схема побудована виходячи з булевої функції (див. мал. 1, а). Входи А и С повинні бути інвертовані інверторами. На виході використаний елемент И с чотирма входами.

Явно більше простий варіант такої логічної cxeми наведений на мал. 1, б. На цій схемі інвертори позначені маленькими кружками, називаними кружками інверсії, які можуть розглядатися як LOW- активні входи. Інакше кажучи, щоб активізувати елемент І, на мал. 1, б входи А и С повинні бути LOW, входи В и D - HIGH. Тому що входи D і В повинні бути HIGH для активізації елемента І, їх називають HIGH активними входами.

А A

ВY B Y

C

С D

D

а) б)

Рис. 1. Побудова логічних схем:

а) - на підставі булевої функції; б) - спрощений варіант

Розглянемо іншу таблицю істинності (табл. 2). Тут дві комбінації входів викличуть 1 або HIGH на виході. Булевою функцією, що відповідає цій таблиці істинності, стає тоді така:

(читається: D і НЕ-С і НЕ -В і НЕ-A або D і

С і НЕ-B і A дорівнює Y на виході).

A

B

C

D

Y

Рис. 2. Побудова логічної схеми по булевой функції

Потім на підставі булевої функції одержуємо логічну схему (див. мал. 2). Помітимо, що така булева функція обумовлена мережею логічних елементів І-АБО, найближчим до виходу є елемент АБО. Така спеціальна схема називається формою суми добутків або реалізованою формою булевої функції. Таблиця 2 показує стан складових реалізованої булевої функції в колонку виходу таблиці істинності, де на виході з'являється 1.

Таблиця 2. Таблиця істинності, що відповідає еквівалентному вираженню

Входи

Виходи

Входи

Виходи

D

C

B

A

Y

D

C

B

A

Y

0

0

0

0

0

1

0

0

0

1

0

0

0

1

0

1

0

0

1

0

0

0

1

0

0

1

0

1

0

0

0

0

1

1

0

1

0

1

1

0

0

1

0

0

0

1

1

0

0

0

0

1

0

1

0

1

1

0

1

1

0

1

1

0

0

1

1

1

0

0

0

1

1

1

0

1

1

1

1

0

Вправи

1. Записати вираження булевої функції таблиці істинності (табл 3.)

2. Накреслити логічну схему системи, що відповідає таблиці істинності (табл 3.)

3.З вернемося до мал. 3. входи А, В та С___________(Н- L-) активні, тоді як вхід D__________(Н- L-) активний.

Таблиця 3. Таблиця істинності.

Входи

Виходи

Входи

виходи

D

C

B

A

Y

D

C

B

A

Y

0

0

0

0

0

1

0

0

0

0

0

0

0

1

0

1

0

0

1

0

0

0

1

0

0

1

0

1

0

0

0

0

1

1

0

1

0

1

1

0

0

1

0

0

0

1

1

0

0

0

0

1

0

1

0

1

1

0

1

0

0

1

1

0

0

1

1

1

0

0

0

1

1

1

1

1

1

1

1

0

А

В

С

D Рис 3. Логічна схема.

4. Записати вираження булевої функції таблиці істинності (табл 4.)

Таблиця 4. Таблиця істинності.

Входи

Виходи

Входи

виходи

D

C

B

A

Y

D

C

B

A

Y

0

0

0

0

0

1

0

0

0

0

0

0

0

1

0

1

0

0

1

1

0

0

1

0

0

1

0

1

0

0

0

0

1

1

0

1

0

1

1

0

0

1

0

0

0

1

1

0

0

0

0

1

0

1

0

1

1

0

1

0

0

1

1

0

0

1

1

1

0

0

0

1

1

1

0

1

1

1

1

1

ЛІТЕРАТУРА.

1. Описание «Микролаб». (с. 21-22, с. 47-49, с. 97-100).

2. Токхайм Р. Микропроцессоры. Курс и упражнения. (с. 161-168).

3. Гилмор Ч. Введение в микропроцессорную технику М., Мир, 1987, (с. 109-137).