45. Формирование сигналов msk и gmsk с использованием перекодирования и последовательно-параллельного преобразования.

На рисунке 8.25 приведен укрупненный алгоритм формирования сигнала MSK путем перекодирования и последовательно-параллельного преобразования, а на рисунке 8.26 – временные диаграммы сигналов формирователя.

Рисунок 8.25 – Функциональная схема формирователя сигналов MSK и GMS с

использованием перекодирования и последовательно-параллельного преобразования

Нормированный модулирующий сигнал X_N(t) в виде последовательности элементарных посылок поступает на вход перекодирующего устройства, которое формирует выходной сигнал в соответствии с соотношением

.

Входящая в последнее соотношение функция sign(x) определяется следующим образом:

Перекодированный сигнал разбивается на дибиты, содержащие четный и нечетный бит. На рисунке 8.26 нечетные биты 1,3,5… заштрихованы.

Последовательно-параллельный преобразователь разбивает входной перекодированный сигнал X_p(t) на две выходные последовательности X₁(t) и X₂(t). Последовательность X₁(t) образуется из нечетных битов, а последовательность X₂(t) из четных битов перекодированного сигнала. Длительность элементарных посылок на выходе преобразователя в два раза больше длительности элементарной посылки входного сигнала. Выходные последовательности запаздывают относительно входного сигнала на длительность элементарной посылки входного сигнала T. Кроме того линия задержки обеспечивает задержку последовательности X₂(t) на длительность элементарной посылки входного сигнала T.

В состав формирователя входит косинусно-синусный генератор КСГ1, который формирует две квадратурные компоненты C₁(t) и S₁(t) c частотой, равной половине частоты манипуляции (с периодом 4T). Эти компоненты показаны на рисунке пунктиром.

Низкочастотные квадратурные компоненты сигнала MSK определяются следующими соотношениями:

Рисунок 8.26 – Временные диаграммы формирования сигнала MSK с использованием перекодирования и последовательно-параллельного преобразования

Полученные указанным способом низкочастотные квадратурные компоненты не отличаются от аналогичных компонент, представленных на рисунке 8.23 и полученных с использванием интегратора и двух функциональных преобразователей.

Дальнейшее формирование сигнала осуществляется путем преобразования частоты так же, как в предыдущем способе.

Для формирования сигнала GMSK дополнительно включаются два гауссовских ФНЧ.

46.Автокорреляционный демодулятор сигналов минимальной и гауссовской минимальной частотной манипуляции

На рисунке 8.27 приведена структурная схема автокорреляционного демодулятора сигналов MSK и GMSK.

Рисунок 8.27 – Функциональная схема автокорреляционного демодулятора сигналов MSK и GMSK

Демодулятор состоит из автокорреляционного детектора, интегратора, формирователя элементарных посылок и блока синхронизации.

Функциональная схема автокорреляционного детектора представлена на рисунке 8.28.

Рисунок 8.28 – Автокорреляционный детектор

.Детектор состоит из 90-градусного фазорасщепителя (ФР), двух линий задержки, каждая из которых задерживает сигнал на длительность элементарной посылки T, двух перемножителей и вычитателя.

Пусть на выходах ФР действуют сигналы

где

Тогда на выходе детектора получим

Для нормальной работы детектора необходимо, чтобы в длительности элементарной посылки укладывалось целое число полупериодов несущей, т.е. выполнялось условие

2π f₀ T = π L, где L – целое число.

В этом случае сигнал на выходе детектора равен

На рисунке 8.29 показаны временная диаграмма передаваемого нормированного сигнала x_N(t), изменяющаяся в соответствии с законом модуляции фаза сигнала на входе демодулятора φ₀(t), фаза сигнала, задержанного на длительность элементарной посылки φ₀(t-T), разность фаз φ₀(t) - φ₀(t-T) и синус этой разности, определяющий выходной сигнал автокорреляционного детектора.

Рисунок 8.29 – Временные диаграммы сигналов в автокорреляционном демодуляторе

С целью повышения помехоустойчивости приема после детектора включается интегратор.

Для работы интегратора и следующего за ним формирователя элементарных посылок необходимо определить границы элементарных посылок. Для этой цели используется последовательность коротких импульсов с периодом, равным длительности элементарных посылок. Эта последовательность вырабатывается блоком синхронизации.

В момент прихода импульса интегратор обнуляется и начинается процесс интегрирования. Если в конце интервала интегрирования на выходе интегратора действует отрицательный сигнал, то на выходе формирователя появляется отрицательный уровень выходного сигнала, который остаётся неизменным до прихода следующего короткого импульса. Если в конце интервала интегрирования на выходе интегратора действует положительный сигнал, то на выходе формирователя появляется положительный выходной сигнал, который остается неизменным до прихода очередного короткого импульса.

Из временной диаграммы рисунка 8.29 видно, что выходной сигнал детектора со сдвигом во времени повторяет переданный сигнал, но первая посылка информационного сигнала пропадает.