30. Тестовые регистры микропроцессора

Тестовые регистры (Test Register) предназначены для тестирования отдельных модулей процессора (в основном кэша). Состав регистров тестирования варьируется в зависимости от типа процессора. Процессоры 80386 имели только два регистра, предназначенных для тестирования кэша страничной переадресации (буфера TLB) - TR6 и TR7, для процессора 80486 состав регистров расширен: TR3 - регистр данных внутреннего кэша, TR4 - тестовый регистр состояния кэша, TR5 - управляющий регистр тестирования кэша, TR6 (Test Control) - управляющий регистр для теста кэширования страниц, TR7 (Test Status) - регистр данных для теста кэширования страниц.

31. Адресация оперативной памяти в защищенном режиме

32. Страничная организация памяти

Страничная организация применяется для управления физической памятью с адресами, выровненными по границе страниц. Страницы не имеют прямой связи с логическими структурами программ или данных. Учитывая обычное свойство локальности (близкое расположение требуемых ячеек памяти) кода и данных, в ОЗУ в текущий момент времени можно хранить только небольшие области сегментов, необходимые активным задачам. Эту возможность реализует механизм страничной организации, при котором часть страниц находится в ОЗУ, а часть выгружена во внешнюю память. При обращении к отсутствующей странице вырабатывается исключение (отказ страницы), по которому выполняется свопинг (подкачка) страницы из внешней памяти. Стандартные размеры страниц обеспечивают эффективность свопинга.

В первых 32 - разрядных МП размер страницы составлял 4 Кбайт (базовый механизм страничного управления), Начиная с Pentium, появилась возможность дополнительно использовать страницы размером 4 Мбайт, а начиная с Р6 появилась возможность расширения физического адреса до 36 разрядов, при котором используются страницы размером 4 Кбайт и 2 Мбайт.

33. Стековая организация памяти

Стековая адресация - определяет организацию обращения к стеку. Стек это область оперативной памяти управляемая дисциплиной обслуживания LIFO (Last Input First Output). Вход и выход из стека производится только через его вершину TOS(Top Of Stack). Команды включения в стек - PUSH, PUSHFD, PUSHAD, CALL, INTn. Команды извлечения из стека - POPJPOPFD, POPAD, RET и IRET. База сегмента стека определяется регистром SS. Адрес вершины стека относительно базы определяет указатель стека ESP, т.е. адрес вершины стека SS: ESP. По мере заполнения стека адрес вершины стека уменьшается. В стек можно включить содержимое регистров , ячеек памяти и константы. Заносится информация до 4 байт. При длине больше 4 байт заносится указатель.

Процессор может работать с 32- или 16-битной адресацией. 16-битная адресация работает так же, как и в процессорах 8086 и 80286, при этом в качестве компонентов адреса используются младшие 16 бит соответствующих регистров. При 32-битной адресации используются расширенные 32-разрядные регистры и применяются дополнительные режимы с масштабированием индекса*

В реальном режиме по умолчанию используется 16-битная адресация, но с помощью префикса изменения разрядности адреса (Address Length Prefix) для текущей инструкции можно переключиться на 32-битную. При этом появляются дополнительные возможности адресации (масштабирование), но вычисляемое значение эффективного адреса все равно не может преодолеть 64-килобайтный барьер - при попытке обратиться по такому эффективному адресу генерируется исключение ЮР General Protection Fault.

В защищенном режиме адресация по умолчанию определяется битом D дескриптора используемого кодового сегмента (0-16 бит, 1 - 32 бита). Префикс разрядности адреса переключает разрядность для текущей инструкции на противоположную.