- •Ответы на экзаменационные вопросы по асвт.
- •История создания эвм. Архитектура Фон Неймана.
- •Единица информации и ее производные.
- •Единица адресуемой памяти. Полуслово, слово, Двойное слово.
- •Виды памяти и ее физическая реализация.
- •Ascii code; кои-8, Альтернативная кодировка. Структура, состав.
- •Архитектура системной платы. Основные элементы, необходимые для запуска компьютера. Основные номиналы напряжения и модули электропитания современного компьютера.
- •Шина pci
- •Шина pci-e
- •Шина usb
- •Синхронизация системы
- •Шина agp
- •Технология Plug and Play, распределение адресного пространства.
- •Архитектура микропроцессоров. Risc; cisc; misc процессоры.
- •Микропрограммная структура процессора
- •Технологии оптимизации выполнения операций микропроцессора. Продвижение данных, Предсказание переходов, Исполнение по предположению.
- •Поколения процесcоров i80x86
- •Cкалярная и суперскалярная архитектура микропроцессоров.
- •Конвейерная обработка операций в микропроцессоре.
- •Программная модель 16 разрядных микропроцессоров
- •Формирование физического адреса в реальном режиме микропроцессора.
- •Структура регистра флагов
- •Программная модель 32 разрядных процессоров
- •Регистры общего назначения в 32 разрядных процессорах.
- •Роль сегментных регистров в защищенном режиме работы микропроцессора
- •Управляющие регистры микропроцессора
- •Тестовые регистры микропроцессора
- •Адресация оперативной памяти в защищенном режиме
- •Страничная организация памяти
- •Стековая организация памяти
- •Распределение адресного пространства в реальном режиме процессора
- •Распределение адресного пространства в защищенном режиме процессора
- •Основные понятия защищенного режима
- •Соотношение уровней привилегий источника и приемника в защищенном режиме
- •Передача управлений между уровнями привилегий
- •Прерывания и исключения
- •Организация прерываний в защищенном режиме процессора
- •Физическая организация оперативной памяти, технология исполнения и классификация устройств.
- •Логическая организация памяти
- •Организация динамического озу
- •Типы динамической памяти
- •Биос распределение адресного пространства и отображение в оперативную память
- •Архитектура и назначение таймера
- •Часы реального времени и cmos память
- •Подсистема прямого доступа к памяти (dma)
- •Подсистема прерываний, организация прерываний.
- •Физическая организация накопителей на магнитных дисках
- •16 Разрядная система счисления
- •Логическая структура жестких магнитных дисков
- •Преодоление барьера 528 мб. LBa; echs
- •Логическая структура разделов жесткого диска.
- •Физическая организация оптических дисков
- •Логическая организация оптических дисков
- •Управление накопителями жестких дисков. Интерфейсы ide; sata
- •Scsi интерфейс
- •Raid массивы, организация, виды.
- •Файловая система
Архитектура и назначение таймера
Все компьютеры IBM содержат 3-х канальное 16-ти разрядное устройство, называемое системным таймером. Для младших моделей IBM таймер реализуется на микросхеме Intel 8253 или 8254, а в современных компьютерах реализуются чипсетом.
Таймер состоит из трех независимых каналов. Каждый канал содержит регистры:
- состояния канала RS (8 разрядов);
- управляющего слова PSW (6 разрядов);
- буферный регистр OL (16 разрядов);
- регистр счетчика СЕ (16 разрядов);
- регистр констант пересчета CR (16 разрядов).
Каналы таймера подключаются к внешним устройствам при помощи трех линий:
- GATE - управляющий вход;
- CLOCK - вход тактовой частоты;
- OUT - выход таймера.
Часы реального времени и cmos память
В состав ШМ PC AT входят часы реального времени Real Time Clock (RTC) и 64 байта неразрушающейся оперативной КМОП памяти (CMOS), питающиеся от автономного источника питания. При включении ПК содержимое CMOS анализируется POST, который извлекает из нее конфигурацию системы и текущие дату и время. Часы реального времени RTC и CMOS память первоначально выполнялись на базе микросхемы МС146818 фирмы Motorola, а в современных компьютерах реализуются чипсетом.
Все данные RTC хранятся в двоично - десятичном формате (BCD). Байты будильника lh, 3h, 5h служат для создания времени выработки сигнала прерывания от RTC. Каждый байт может содержать конкретное значение времени (секунды и минуты в пределах 0 - 59, а часы в пределах 0 - 23) и "безразличное" значение - код в пределах COh-FFh, т.е. два старших разряда содержат 1.
При конкретном задании времени прерывание вырабатывается раз в сутки (2 раза при 12-ти часовом времени). Если байт часов содержит "безразличный" код, прерывание каждый час; если байт часов и минут "безразличны", прерывание каждую минуту; и при всех "безразличных" байтах - каждую секунду.
Подсистема прямого доступа к памяти (dma)
Прямой достум к памяти - это метод непосредственного обращения к памяти, минуя центральный процессор. В ЮМ PC-подобных компьютерах прямой доступ к памяти выполняет контроллер DMA, который для младших моделей реализуется; на микросхеме Intel 82Э7А, а в современных компьютерах реашшуется чипсетом. Контроллер имеет 4 независимых канала, каждый из которых может обслуживать одно периферийное устройство.
Процессор гацеиграммирует контроллер DMA, т. е. задает тип передачи, начальный адрес памяти и размер передаваемого блока, после чего контроллер DMA Захватывает" системную шину (управляет системной шиной на время передачи блока) и по завершении передачи возвращает процессору право: управления шиной. Во время работы DMA процессор может параллельна « ним выполнять регистровые команды (если такие имеются в буфера шинного интерфейса процессора) и работать с внутренней кэш-памятью.
Подсистема прерываний, организация прерываний.
Для обработки событий, происходящих асинхронно по отношению к выполнению программы, лучше всего подходит механизм прерываний. Прерывание можно рассматривать как некоторое особое событие в системе, требующее моментальной реакции.
Например, хорошо спроектированные системы повышенной надежности используют прерывание по аварии в питающей сети для выполнения процедур записи содержимого регистров и оперативной памяти на магнитный носитель, с тем чтобы после восстановления питания можно было бы продолжить работу с того же места.
Поскольку прерывания возможны самые разнообразные по самым различным причинам, каждому прерыванию присваивается номер прерывания. С каждым номером прерывания связывается то или иное событие. Система умеет распознать какое прерывание, с каким номером произошло, и запускает соответствующую этому номеру процедуру.