- •Ответы на экзаменационные вопросы по асвт.
- •История создания эвм. Архитектура Фон Неймана.
- •Единица информации и ее производные.
- •Единица адресуемой памяти. Полуслово, слово, Двойное слово.
- •Виды памяти и ее физическая реализация.
- •Ascii code; кои-8, Альтернативная кодировка. Структура, состав.
- •Архитектура системной платы. Основные элементы, необходимые для запуска компьютера. Основные номиналы напряжения и модули электропитания современного компьютера.
- •Шина pci
- •Шина pci-e
- •Шина usb
- •Синхронизация системы
- •Шина agp
- •Технология Plug and Play, распределение адресного пространства.
- •Архитектура микропроцессоров. Risc; cisc; misc процессоры.
- •Микропрограммная структура процессора
- •Технологии оптимизации выполнения операций микропроцессора. Продвижение данных, Предсказание переходов, Исполнение по предположению.
- •Поколения процесcоров i80x86
- •Cкалярная и суперскалярная архитектура микропроцессоров.
- •Конвейерная обработка операций в микропроцессоре.
- •Программная модель 16 разрядных микропроцессоров
- •Формирование физического адреса в реальном режиме микропроцессора.
- •Структура регистра флагов
- •Программная модель 32 разрядных процессоров
- •Регистры общего назначения в 32 разрядных процессорах.
- •Роль сегментных регистров в защищенном режиме работы микропроцессора
- •Управляющие регистры микропроцессора
- •Тестовые регистры микропроцессора
- •Адресация оперативной памяти в защищенном режиме
- •Страничная организация памяти
- •Стековая организация памяти
- •Распределение адресного пространства в реальном режиме процессора
- •Распределение адресного пространства в защищенном режиме процессора
- •Основные понятия защищенного режима
- •Соотношение уровней привилегий источника и приемника в защищенном режиме
- •Передача управлений между уровнями привилегий
- •Прерывания и исключения
- •Организация прерываний в защищенном режиме процессора
- •Физическая организация оперативной памяти, технология исполнения и классификация устройств.
- •Логическая организация памяти
- •Организация динамического озу
- •Типы динамической памяти
- •Биос распределение адресного пространства и отображение в оперативную память
- •Архитектура и назначение таймера
- •Часы реального времени и cmos память
- •Подсистема прямого доступа к памяти (dma)
- •Подсистема прерываний, организация прерываний.
- •Физическая организация накопителей на магнитных дисках
- •16 Разрядная система счисления
- •Логическая структура жестких магнитных дисков
- •Преодоление барьера 528 мб. LBa; echs
- •Логическая структура разделов жесткого диска.
- •Физическая организация оптических дисков
- •Логическая организация оптических дисков
- •Управление накопителями жестких дисков. Интерфейсы ide; sata
- •Scsi интерфейс
- •Raid массивы, организация, виды.
- •Файловая система
Типы динамической памяти
Рассмотренный ранее страничный режим обращения называется режимом быстрого страничного обмена FPM (Fast Page Mode), иногда просто Page Mode. Способность работать в режиме FPM обеспечивает контроллер динамической памяти (то есть чипсет). Однако по сложившейся терминологии обозначение FPM относят к "стандартным" микросхемам и модулям динамической памяти, которые не являются EDO, BEDO или SDRAM. Стандартная память со временем доступа 60-70 не в режиме быстрого страничного обмена при частоте системной шины 66 МГц может обеспечить лучший пакетный цикл чтения 5-3-3-3.
Следующей модификацией памяти, направленной на повышение производительности при том же быстродействии запоминающих элементов, явилась память EDO (Extended или Enhanced Data Out) DRAM. Эта память содержит регистр-защелку (data latch) выходных данных, что обеспечивает некоторую конвейеризацию работы для повышения производительности при чтении.
Результатом дальнейшего развития конвейерной архитектуры модулей памяти явилась BEDO (Burst EDO) DRAM. В микросхемах данного типа кроме регистра-защелки выходных данных, стробируемого теперь по фронту импульса CAS#, содержится еще и внутренний счетчик адреса колонок для пакетного цикла. Это позволяет выставлять адрес колонки только в начале пакетного цикла, а во 2-й, 3-й и 4-й передачах импульсы CAS# только запрашивают очередные данные.Наиболее перспективна SDRAM (Synchronous DRAM) - быстродействующая синхронная динамическая память, работающая на частоте системной шины без тактов ожидания внутри пакетного цикла, и обеспечивающая цикл чтения 5-1-1-1 на частотах до 100 МГц. От обычной (асинхронной) динамической памяти, у которой все внутренние процессы инициируются только сигналами RAS#, CAS# и WE#, память SDRAM отличается использованием постоянно присутствующего сигнала тактовой частоты системной шины.
Биос распределение адресного пространства и отображение в оперативную память
POST в процессе инициализации опрашивает состояние перемычек материнской платы и анализирует содержимое CMOS-памяти. После анализа BIOS записывает в свою область памяти по адресу 0040:0010h слово конфигурации. Назначение отдельных битов этого слова следующее: 0: 1 - система содержит НГМД; 0 - система не содержит НГМД; 1:1- установлен арифметический сопроцессор, 0 - не установлен; 2-3: объем основной памяти, установленной на системной плате: для PCjr 01-16 Кбайт, 10-32 Кбайт, 11 -64 Кбайт и больше, для XT, AT - резерв;
4-5: тип видеомонитора (00 - не используется или EGA VGA; 01 - CGA в режиме 40x25; 10 - CGA в режиме 80x25; 11 - монохромный контроллер); 6-7: количество установленных НГМД;
8: наличие контроллера DMA (только PCjr) 1 - используется DMA, 0 - не используется;
9-11: количество установленных портов последовательной передачи данных RS 232S;
12: наличие игрового адаптера /джойстика/ (1 - применяется игровой адаптер, 0 - не применяется);
13: 1 - установлен последовательный принтер (только для PCjr); 14-15: Количество установленных принтеров (параллельных LPT портов).