- •Ответы на экзаменационные вопросы по асвт.
- •История создания эвм. Архитектура Фон Неймана.
- •Единица информации и ее производные.
- •Единица адресуемой памяти. Полуслово, слово, Двойное слово.
- •Виды памяти и ее физическая реализация.
- •Ascii code; кои-8, Альтернативная кодировка. Структура, состав.
- •Архитектура системной платы. Основные элементы, необходимые для запуска компьютера. Основные номиналы напряжения и модули электропитания современного компьютера.
- •Шина pci
- •Шина pci-e
- •Шина usb
- •Синхронизация системы
- •Шина agp
- •Технология Plug and Play, распределение адресного пространства.
- •Архитектура микропроцессоров. Risc; cisc; misc процессоры.
- •Микропрограммная структура процессора
- •Технологии оптимизации выполнения операций микропроцессора. Продвижение данных, Предсказание переходов, Исполнение по предположению.
- •Поколения процесcоров i80x86
- •Cкалярная и суперскалярная архитектура микропроцессоров.
- •Конвейерная обработка операций в микропроцессоре.
- •Программная модель 16 разрядных микропроцессоров
- •Формирование физического адреса в реальном режиме микропроцессора.
- •Структура регистра флагов
- •Программная модель 32 разрядных процессоров
- •Регистры общего назначения в 32 разрядных процессорах.
- •Роль сегментных регистров в защищенном режиме работы микропроцессора
- •Управляющие регистры микропроцессора
- •Тестовые регистры микропроцессора
- •Адресация оперативной памяти в защищенном режиме
- •Страничная организация памяти
- •Стековая организация памяти
- •Распределение адресного пространства в реальном режиме процессора
- •Распределение адресного пространства в защищенном режиме процессора
- •Основные понятия защищенного режима
- •Соотношение уровней привилегий источника и приемника в защищенном режиме
- •Передача управлений между уровнями привилегий
- •Прерывания и исключения
- •Организация прерываний в защищенном режиме процессора
- •Физическая организация оперативной памяти, технология исполнения и классификация устройств.
- •Логическая организация памяти
- •Организация динамического озу
- •Типы динамической памяти
- •Биос распределение адресного пространства и отображение в оперативную память
- •Архитектура и назначение таймера
- •Часы реального времени и cmos память
- •Подсистема прямого доступа к памяти (dma)
- •Подсистема прерываний, организация прерываний.
- •Физическая организация накопителей на магнитных дисках
- •16 Разрядная система счисления
- •Логическая структура жестких магнитных дисков
- •Преодоление барьера 528 мб. LBa; echs
- •Логическая структура разделов жесткого диска.
- •Физическая организация оптических дисков
- •Логическая организация оптических дисков
- •Управление накопителями жестких дисков. Интерфейсы ide; sata
- •Scsi интерфейс
- •Raid массивы, организация, виды.
- •Файловая система
Роль сегментных регистров в защищенном режиме работы микропроцессора
Сегментные регистры в защищенном режиме содержат информацию только о дескрипторе, который полностью описывает сегмент (задает базовый адрес, границу и атрибуты сегмента). При записи нового кода в сегментный регистр, из соответствующей дескрипторной таблицы по индексу автоматически загружается дескриптор в 64-разрядный регистр дескриптора и его поля используются для вычисления адреса. Назначение сегментных регистров такое же как и в 16 - разрядных МП: CS - сегмент кода, SS - сегмент стека, DS, ES, FS, GS - сегменты данных. В защищенном режиме, как и в реальном, формируются сегменты. Однако процесс формирования этих сегментов и работа с ними отличается от реального режима. При создании сегмента в защищенном режиме для каждого сегмента формируется его описание- дескриптор. Дескрипторов сегментов столько, сколько сформировано сегментов и программист не может адресоваться к любому участку памяти, если он не попал в какой либо сегмент.
Таблицы дескрипторов сегментов памяти.
Дескрипторы сегментов объединяются в таблицы, которые в зависимости от доступности задачи называются глобальной GDT (содержит дескрипторы сегментов памяти, доступные всем задачам) и локальными LDT (сегменты памяти доступны только локальной задаче). Формат сегментного регистра по назначению поля TI (разряд 2) выбирает тип таблицы, а по индексу таблицы выбирает дескриптор соответствующего сегмента. Формат дескриптора сегмента приведен на рис. 3.8. Для совместимости с защищенным режимом Р16, младшие 48 разрядов 32 - разрядного дескриптора совпадают с соответствующими разрядами МП80286.
63 56 |
55 52 |
51 48 |
47 40 |
39 32 |
31 16 |
15 0 |
|||||||
База 31-24 |
G |
D |
0 |
U |
Гр. 19-16 |
P |
DPL |
S |
Тип |
A |
База 23-16 |
База 15-0 |
Граница 15-0 |
Управляющие регистры микропроцессора
Управляющие регистры. В группу управляющих регистров входят 5 регистров (CR0 - CR4), один из которых (CR1) зарезервирован.
Управляющие регистры (CR0 - CR3) хранят управляющие признаки процессора, общие для всех задач.
Слово состояния MSW МП 80286 полностью входит в регистр CR0 где добавлены новые системные флаги.
Назначение бит регистра CR0:
- РЕ (Protection Enable) - разрешение защиты. Установка этого флага ин-струкцией LMSW или LOAD CR0 переводит процессор в защищенный режим, сброс флага (возврат в реальный режим) возможен только по ин-струкции LOAD CR0. Сброс бита РЕ является частью довольно длинной последовательности инструкций, подготавливающих корректное пере-ключение в реальный режим.
- MP (Monitor Processor Extension) - мониторинг сопроцессора. Позволяет вызывать исключение #NM по каждой команде WAIT при TS=1.
При исполнении программ для процессоров 80286/287 и 80386/387 на процессорах 80486DX и старше бит MP должен быть установлен.