3.3.2.6 Логічні елементи емітерно-зв'язкової логіки

Схемотехніка елементів ЕЗЛ заснована на використанні диференціального підсилювача в режимі перемикання струму. Елементи ЕЗЛ з'явилися в 1967 р. і в цей час є самими швидкодіючими серед напівпровідникових елементів на основі кремнію. Затримки поширення сигналів в елементах ЕЗЛ зменшилися до субнаносекундного діапазону (приблизно 1 нс).

Зверхшвидкодія елементів ЕЗЛ досягається за рахунок використання ненасиченого режиму роботи транзисторів, вихідних емітерних повторювачів, малих амплітуд логічних сигналів (близько 0,8 В). У логічних елементах ЕЗЛ є парафазний вихід, що дозволяє одночасно одержувати пряме й інверсне значення реалізованої функції. Це дає помітне зниження загальної кількості мікросхем в апаратурі.

Особливостями схемотехніки ЕЗЛ і її характеристик є:

• можливість об'єднання виходів декількох елементів для утворення нових функцій;

• можливість роботи на низькоомне навантаження завдяки наявності емітерних повторювачів;

• невелике значення роботи перемикання й незалежність споживаної потужності від частоти перемикання;

• висока стабільність динамічних параметрів при зміні температури й напруги живлення;

• використання негативного джерела живлення й заземлення колекторних ланцюгів, що зменшує залежність вихідних сигналів від перешкод у шинах живлення.

До недоліків елементів ЕЗЛ відносять складність схем, значне споживання потужності й труднощі узгодження з мікросхемами ТТЛ і ТТЛШ.

Промисловість випускає ряд серій ЕЗЛ: 100, 137, 138, 187, 223, 229, 700, 500 і ДО1500.

Схема типового логічного елемента ЕЗЛ серії 500 показана на рис. 3.12.

Рисунок 3.12 - Схема типового логічного елемента ЕЗЛ серії 500

Схема ЕЗЛ включає:

• перемикач струму (логічні транзистори VT1, VT2, опорний транзистор VT3, резистори R1;R2;R3);

• джерело опорного зсуву (транзистор VT4, діоди VD1,VD2 резистори R5,R6);

• вигхдні емітерні повторювачі (транзистори VT5,VT6). Напруга на відкритому переході база-емітер кремнієвого транзистора є постійним параметром В. При описі роботи елемента беруть виразу для негативної логіки: значення 0 відображається високим (з урахуванням знака) рівнем напруги В; значення балка. 1 відображається низьким рівнем напруги В. Амплітуда (перепад) логічного сигналу В. Опорна напруга перемикача струму розташовується симетрично щодо рівнів двійкових сигналів і визначається як їх середнє:

В.

Якщо хоча б на один із входів подана напруга В, то даний транзистор відкривається, на нього перемикається струм I_E, що створює на резисторі R₁ спадання напруги мінус 0,9 У. При цьому опорний транзистор закритий і на резисторі R2 спадання напруги дорівнює мінус 0,1 У.

Якщо на всіх входах подані рівні U_L = -1,7 У, то транзистори VТ1 і VT2 закриваються, а транзистор VT3 відкривається й на нього перемикається струм I_E. У цьому випадку падіння напруги на резисторі R₁ дорівнює мінус 0,1 В, а на резисторі R₂ мінус 0,9 В. При цьому на колекторах лівого й правого плеча рівні напруги не відповідають прийнятому значенню двійкового сигналу. Емітерні повторювачі на транзисторах VT5 і VT6 зміщають рівні сигналів, що надходять на їхню бази з лівого й правого плеча перемикача, на В у сторону негативних сигналів: ; .

Внаслідок цього рівні вхідних і вихідних сигналів відповідають прийнятому стандарту. Тимчасові діаграми роботи елемента ЕЗЛ показані на рис. 3.13

.

Рисунок 3.13 - Часові діаграми роботи елемента ЕЗЛ

Як треба з часових діаграм, вхідні й вихідні логічні сигнали змінюються на ±0,4 В щодо опорної напруги.

У негативній логіці елемент ЕЗЛ реалізує на прямому виході F функцію І а на інверсному виході Y— функцію НІ-І, що записується як АБО-НІ. У позитивній логіці елемент ЕЗЛ реалізує функцію АБО-НІ /АБО.

Контрольні питання

До пункту 3.3.1

1. Визначення логічного елемента.

2. Логічне додавання, логічне множення, логічна інверсія.

3. Умовне графічне позначення, таблиця істинності й тимчасових діаграм елемента «АБО»,«І», «НІ»,« І-НІ»,« АБО-НІ».

До пунктів 3.3.2.1-3.3.2.6

1. Комбінована схема «І-НІ», «АБО-НІ» та ін.

2. Логічні елементи в інтегральному виконанні.

3. ДТЛ та ТТЛ (схема та принцип роботи).

4. МОП ТЛ , КМОП ТЛ, МЕП ТЛ (схема та принцип роботи).

5. Інтегрально-інжекторна логіка.

6. Логічні елементи емітерно-зв’язної логіки.

Лекція 8 3.4 Тригери

1. Загальні відомості

2. Характерні явища для тригерів

3. R-S – тригери

4. D – тригери

5. Т-тригер

6. J-K-тригер