- •6.1 Контрольные вопросы для зачёта по дисциплине:
- •Краткая история развития вт
- •Базовая структура машины Джона фон Неймана
- •Поколения эвм
- •Представление информации в эвм
- •2.2.2. Представление других видов информации
- •2.1. Системы счисления
- •2.1.1. Перевод целых чисел
- •2.1.2. Перевод дробных чисел
- •2.6. Прямой, обратный и дополнительный коды
- •2.6.1. Прямой код
- •2.6.2. Обратный код
- •2.6.3. Дополнительный код
- •2.6.8. Модифицированные коды
- •2.4.1.Основные сведения из алгебры логики
- •2.4.3. Понятие о минимизации логических функций
- •Диаграмма Вейча функции y
- •2.4.4. Техническая интерпретация логических функций
- •Диаграмма Вейча для функции f
- •Классификация элементов и узлов эвм
- •3.3. Схемы с памятью
- •Условия работы триггера
- •Диаграмма Вейча для таблицы переходов триггера
- •Общие принципы построения современных эвм
- •3.1. Операционные устройства (алу)
- •3.2. Управляющие устройства
- •3.2.1. Уу с жесткой логикой
- •3.2.2. Уу с хранимой в памяти логикой
- •3.2.2.1. Выборка и выполнение мк
- •3.2.2.3. Кодирование мк
- •3.2.2.4. Синхронизация мк
- •5.2.1. Структура базового микропроцессора
- •Характеристики микропроцессоров фирмы Intel
- •Структура микропроцессора
- •5.2.3. Взаимодействие элементов при работе микропроцессора
- •Структура памяти эвм
- •4.2. Способы организации памяти
- •4.2.1. Адресная память
- •4.2.2. Ассоциативная память
- •4.2.3. Стековая память (магазинная)
- •4.5. Постоянные зу (пзу, ппзу)
- •4.6. Флэш-память
- •5.1.2. Размещение информации в основной памяти ibm pc
- •Назначение, принцип работы и организация системы прерываний эвм
- •Возможные структуры систем прерывания
- •Характеристики систем прерывания
- •Принципы организации ввода / вывода информации в эвм
- •8.1. Общие принципы организации вв
- •8.2. Программный вв
- •8.3. Вв по прерываниям
- •8.4. Вв в режиме пдп
- •8.4.1. Пдп с захватом цикла
- •8.4.2. Пдп с блокировкой процессора
- •Интерфейсы периферийных устройств
- •Последовательный порт
- •Системы визуального отображения информации (видеосистемы)
- •.2. Клавиатура
- •7.3. Принтер
- •.4. Сканер
- •7.5. Анимационные устройства ввода-вывода
- •7.6. Устройства ввода-вывода звуковых сигналов
- •Глава 8. Внешние запоминающие устройства (взу)
- •8.1. Внешние запоминающие устройства на гибких магнитных дисках
- •Стандартные форматы нгмд ms dos
- •8.2. Накопитель на жестком магнитном диске
- •8.3. Стриммер
- •8.4. Оптические запоминающие устройства
- •Основные внешние устройства пк
- •Компоненты материнской платы
- •Разновидности слотов
- •Типы разъемов оперативной памяти
- •Разъемы для подключения внешних устройств
- •Разъемы для подключения дисковых устройств
- •Разъемы процессоров
- •Интерфейс
- •Шинная структура
- •Типы обмена по системной магистрали.
- •Магистраль процессора.
- •Формирование сигналов системной магистрали
- •Магистрально-модульный принцип построения компьютера
- •Принципы организации арбитража магистрали
- •Классификация мп
- •2 Типы микропроцессоров
- •3.7.3 Характеристики мп
- •Структура типового микропроцессора
- •Логическая структура микропроцессора
- •Типы архитектур
- •Микропроцессорные устройства.
- •1. Технология медной металлизации
- •2. Технология soi («кремний-на-изоляторе»)
- •3. Технология Low-k dielectric
- •4. SiGe: кремниево-германиевые микросхемы
- •5. Напряженный кремний
- •1.1. Общая структура микропроцессорной системы
- •Уровни представления микропроцессорной системы
- •1.2. Построение микропроцессорных систем с использованием различных микропроцессорных комплектов
- •1.3. Основные этапы разработки микропроцессорной системы
- •Лекция 13. Рабочие станции и серверы Классификация вычислительных систем. Персональные компьютеры и рабочие станции. X-терминалы. Cерверы. (6 ч.) Классификация вычислительных систем
- •Рабочая станция
- •Микроэвм
- •Классификация аппаратных средств вычислительных систем по ф.Г. Энслоу
- •1. С общей шиной.
- •2. С перекрестной коммутацией.
- •3 Мпвк с многовходовыми озу.
- •4. Ассоциативные вс.
- •5. Матричные системы.
- •6. Конвейерная обработка информации.
- •Признаки суперЭвм
- •Сферы применения суперкомпьютеров
- •Архитектура современных суперЭвм
- •Векторные суперкомпьютеры [simd]
- •Многопроцессорные векторные суперкомпьютеры (mimd)
- •Лекция 17. Проблемно-ориентированные эвм
- •Основы конфигурирования серверов баз данных
4. Ассоциативные вс.
Исследования производителей вычислительной техники показали, что системы обработки информации, поступающей от многих датчиков, системы слежения за многими движущимися объектами и другие специализированные системы обработки наиболее эффективно могут быть реализованы на структурах аппаратных средств, обладающих свойствами ассоциативности и параллельности.
Понятие "ассоциативная система" означает, что обработка данных в системе может производиться не только обычными средствами адресации, указывающими на местоположение единиц информации в памяти, но и путем идентификации и выбора данных по их содержанию. Структура такой вычислительной системы основывается на использовании ассоциативной памяти, дополнительная логика которой обеспечивает адресацию слов по содержанию.
Принцип ассоциативного обращения к информации может быть использован при приеме и размещении в памяти входных потоков данных с целью последующего выбора всех слов с заданными свойствами для выходных потоков. На базе ассоциативной памяти реализуются также функции, связанные с перестроением данных, т.е. изменением места и порядка расположения элементов информации.
Итак, высокая степень параллельности обработки может быть достигнута тогда, когда одноименные операции выполняются одновременно над всем множеством содержащихся в выделенном поле ассоциативной памяти слов. Для этого в состав ассоциативной вычислительной системы вводятся обрабатывающие элементы, реализующие арифметическую и логическую обработку информации. Упрощенная структура связки ассоциативная память - обрабатывающие элементы (ОЭ) представлена на рис.4.1.
Достижение наивысшей степени параллельности обработки возможно, когда число ОЭ соответствует числу обрабатываемых слов. При этом, если они (слова) обрабатываются последовательно поразрядно, то в текущий момент времени элементы (ОЭ) обрабатывают разрядный срез всех слов данных.
Рассмотрим организацию ассоциативного матричного модуля (рис. 4.2). Его основу составляет память с многоразмерным доступом - матрица 256х256 элементов (разрядов), которая позволяет считывать и записывать информацию по разрядным срезам (в горизонтальном направлении) и по словам (в вертикальном направлении). Первый метод обращения используется при выполнении операций над разрядными срезами, а второй - при вводе - выводе для организации параллельного доступа ко всем разрядам слов.
Три 256-разрядных регистра M, X, Y составляют модуль обрабатывающих элементов. В состав каждого элементарного процессора входит по одному разряду из названных регистров. Регистр маски (М) позволяет маскировать элементы 256-разрядных кодов. Регистры X, Y и связанная с ними логика предназначены для выполнения логических операций над двумя переменными.
Мультиплексор обеспечивает поочередное использование перестановочной сети различными устройствами модуля: памятью, регистрами, магистралями- ввода-вывода. Перестановочная сеть играет важную роль при реализации операций перестроения данных в ассоциативной памяти. Она осуществляет взаимное соединение ОЭ для передачи информации из одного элемента в другой. Это достигается управляемой перестановкой разрядов (одиночных или группами) при передаче слов через сеть. Многократной передачей данных через перестановочную сеть можно добиться сложных их перестроений как в вертикальном, так и в горизонтальном направлении.
Описание работы элементарных процессоров ассоциативного матричного модуля можно выполнить, введя следующую систему обозначений.
Пусть -состояние i -го регистра состояние того же регистра состояние i-го выхода перестановочной сети, F-логическая функция двух переменных. Рассмотрим три варианта операций, реализуемых обрабатывающими элементами:
1. совместную независимую реализацию одинаковых логических функций:
2. селективную реализацию указанных функций:
при при
3. селективную и независимую их реализацию:
при при
В последнем случае для маскирования операций на регистре Х используется состояние регистра Y, в котором он находится перед модификацией посредством F.
Наиболее характерным представителем группы ассоциативных вычислительных систем является система STARAN, разработанная в США. От матричных систем, описанных ниже, она отличается не только наличием ассоциативной памяти, но и другими особенностями: ассоциативная память является памятью с многомерным доступом, т. е. в нее можно обратиться как поразрядно, так и пословно; операционные процессорные элементы предусмотрены для каждого слова памяти; имеется уникальная схема перестановок для перегруппировки данных в памяти. Основным элементом системы является многомерная ассоциативная матрица - ассоциативный модуль (АМ), который представляет собой квадрат из 256 разрядов из 256 слов, т.е, содержит в общей сложности 65536 бит данных. Для обработки информации имеется 256 процессорных элементов, которые последовательно, разряд за разрядом, обрабатывают слова. Все ПЭ работают одновременно, по одной команде, выдаваемой устройством управления. Таким образом, сразу по одной команде обрабатываются все выбранные по определенным признакам из памяти слова.
Схема перестановок позволяет сдвигать и перегруппировывать данные так, чтобы над словами, хранящимися в памяти, можно было выполнять параллельно арифметические и логические операции. Большая часть операций выполняется в отношении каждого из 256-разрядных слов. Операции, в которых участвуют несколько слов, используются достаточно редко. Обычно 256-разрядное слово ассоциативной матрицы разбивается программистом на поля переменной длины, и в процессе обработки именно над этими полями производятся арифметические и логические действия.
Базовая конфигурация системы содержит один АМ. Однако число этих модулей может варьироваться в системе от 1 до 32. Таким образом, при максимальной комплектации в системе может подвергаться ассоциативной обработке 256 кбайт информации. Скорость поиска и обработки информации 256 процессорными элементами высока, и остальные элементы системы спроектированы так, чтобы поддерживать эту скорость.