- •6.1 Контрольные вопросы для зачёта по дисциплине:
- •Краткая история развития вт
- •Базовая структура машины Джона фон Неймана
- •Поколения эвм
- •Представление информации в эвм
- •2.2.2. Представление других видов информации
- •2.1. Системы счисления
- •2.1.1. Перевод целых чисел
- •2.1.2. Перевод дробных чисел
- •2.6. Прямой, обратный и дополнительный коды
- •2.6.1. Прямой код
- •2.6.2. Обратный код
- •2.6.3. Дополнительный код
- •2.6.8. Модифицированные коды
- •2.4.1.Основные сведения из алгебры логики
- •2.4.3. Понятие о минимизации логических функций
- •Диаграмма Вейча функции y
- •2.4.4. Техническая интерпретация логических функций
- •Диаграмма Вейча для функции f
- •Классификация элементов и узлов эвм
- •3.3. Схемы с памятью
- •Условия работы триггера
- •Диаграмма Вейча для таблицы переходов триггера
- •Общие принципы построения современных эвм
- •3.1. Операционные устройства (алу)
- •3.2. Управляющие устройства
- •3.2.1. Уу с жесткой логикой
- •3.2.2. Уу с хранимой в памяти логикой
- •3.2.2.1. Выборка и выполнение мк
- •3.2.2.3. Кодирование мк
- •3.2.2.4. Синхронизация мк
- •5.2.1. Структура базового микропроцессора
- •Характеристики микропроцессоров фирмы Intel
- •Структура микропроцессора
- •5.2.3. Взаимодействие элементов при работе микропроцессора
- •Структура памяти эвм
- •4.2. Способы организации памяти
- •4.2.1. Адресная память
- •4.2.2. Ассоциативная память
- •4.2.3. Стековая память (магазинная)
- •4.5. Постоянные зу (пзу, ппзу)
- •4.6. Флэш-память
- •5.1.2. Размещение информации в основной памяти ibm pc
- •Назначение, принцип работы и организация системы прерываний эвм
- •Возможные структуры систем прерывания
- •Характеристики систем прерывания
- •Принципы организации ввода / вывода информации в эвм
- •8.1. Общие принципы организации вв
- •8.2. Программный вв
- •8.3. Вв по прерываниям
- •8.4. Вв в режиме пдп
- •8.4.1. Пдп с захватом цикла
- •8.4.2. Пдп с блокировкой процессора
- •Интерфейсы периферийных устройств
- •Последовательный порт
- •Системы визуального отображения информации (видеосистемы)
- •.2. Клавиатура
- •7.3. Принтер
- •.4. Сканер
- •7.5. Анимационные устройства ввода-вывода
- •7.6. Устройства ввода-вывода звуковых сигналов
- •Глава 8. Внешние запоминающие устройства (взу)
- •8.1. Внешние запоминающие устройства на гибких магнитных дисках
- •Стандартные форматы нгмд ms dos
- •8.2. Накопитель на жестком магнитном диске
- •8.3. Стриммер
- •8.4. Оптические запоминающие устройства
- •Основные внешние устройства пк
- •Компоненты материнской платы
- •Разновидности слотов
- •Типы разъемов оперативной памяти
- •Разъемы для подключения внешних устройств
- •Разъемы для подключения дисковых устройств
- •Разъемы процессоров
- •Интерфейс
- •Шинная структура
- •Типы обмена по системной магистрали.
- •Магистраль процессора.
- •Формирование сигналов системной магистрали
- •Магистрально-модульный принцип построения компьютера
- •Принципы организации арбитража магистрали
- •Классификация мп
- •2 Типы микропроцессоров
- •3.7.3 Характеристики мп
- •Структура типового микропроцессора
- •Логическая структура микропроцессора
- •Типы архитектур
- •Микропроцессорные устройства.
- •1. Технология медной металлизации
- •2. Технология soi («кремний-на-изоляторе»)
- •3. Технология Low-k dielectric
- •4. SiGe: кремниево-германиевые микросхемы
- •5. Напряженный кремний
- •1.1. Общая структура микропроцессорной системы
- •Уровни представления микропроцессорной системы
- •1.2. Построение микропроцессорных систем с использованием различных микропроцессорных комплектов
- •1.3. Основные этапы разработки микропроцессорной системы
- •Лекция 13. Рабочие станции и серверы Классификация вычислительных систем. Персональные компьютеры и рабочие станции. X-терминалы. Cерверы. (6 ч.) Классификация вычислительных систем
- •Рабочая станция
- •Микроэвм
- •Классификация аппаратных средств вычислительных систем по ф.Г. Энслоу
- •1. С общей шиной.
- •2. С перекрестной коммутацией.
- •3 Мпвк с многовходовыми озу.
- •4. Ассоциативные вс.
- •5. Матричные системы.
- •6. Конвейерная обработка информации.
- •Признаки суперЭвм
- •Сферы применения суперкомпьютеров
- •Архитектура современных суперЭвм
- •Векторные суперкомпьютеры [simd]
- •Многопроцессорные векторные суперкомпьютеры (mimd)
- •Лекция 17. Проблемно-ориентированные эвм
- •Основы конфигурирования серверов баз данных
5.2.3. Взаимодействие элементов при работе микропроцессора
Работой МП управляет программа, записанная в ОП ЭВМ. Адрес очередной команды хранится в счетчике команд IP (Instruction Pointer) и в одном из сегментных регистров, чаще всего в CS. Каждый из них в реальном режиме имеет длину 16 бит, тогда как физический адрес ОП должен иметь длину 20 бит. Несогласованность длины машинного слова (16 бит) и длины физического адреса ОП (20 бит) приводит к тому, что в командах невозможно указать физический адрес ОП - его приходится формировать, собирать из разных регистров МП в процессе работы.
В реальном режиме вся ОП делится на сегменты (длина сегмента - 64 Кбайта). Адрес ОП разделяется на две части: номер сегмента в ОП (база сегмента) и номер ячейки внутри данного сегмента (смещение относительно начала сегмента). Базовый адрес сегмента образуется добавлением к номеру сегмента справа четырех нулей. Поскольку последние четыре разряда абсолютного (физического) адреса сегмента всегда нулевые, сегмент может начинаться не с любой ячейки ОП, а только с “параграфа” - начала 16-байтного блока ОП. В структуре микропроцессора имеется несколько регистров сегментов, например в i8086 - четыре:
С S - программный сегмент;
DS - сегмент данных (информационный сегмент);
SS - стековый сегмент;
ES - расширенный сегмент (дополнительный сегмент данных).
Номер ячейки внутри сегмента (смещение) называется также исполнительным адресом. В большинстве случаев в адресной части команды указывается именно исполнительный адрес - номер сегмента чаще всего подразумевается по умолчанию. Однако допускается указание и полного адреса ОП в виде префиксной структуры: “сегмент: смещение”. Если сегмент в команде не указывается, значит, работа ведется внутри текущего сегмента (характер выполняемой работы и какой из сегментных регистров определяет текущую базу сегмента, зависят от вида выполняемой команды).
Номер сегмента так же, как и смещение, имеет длину 2 байта. При вычислении физического адреса ОП сегмент и смещение суммируются, но сегмент перед суммированием сдвигается влево на 4 бита. В результате суммирования образуется физический адрес ОП длиной 20 бит.
В защищенном режиме базовые адреса сегментов хранятся в дескрипторных таблицах и имеют длину 24 или 32 бита (в зависимости от типа МП). В сегментных же регистрах хранится селектор, содержащий номер дескрипторной таблицы и дескрипторное смещение, т.е. порядковый номер дескриптора (в котором и хранится базовый адрес сегмента) в данной дескрипторной таблице (рис.5.6).
Рис. 5.6. Формирование физического адреса ОП в защищенном режиме
Физический адрес очередной команды через внутреннюю магистраль МП и интерфейс памяти поступает на шину адреса системной магистрали. Одновременно из устройства управления (УУ) исполнительного блока на шину управления выдается команда (управляющий сигнал) в ОП, предписывающая выбрать число, находящееся по адресу, указанному в системной магистрали. Выбранное число, являющееся очередной командой, поступает из ОП через шину данных системной магистрали, интерфейс памяти, внутреннюю магистраль МП на регистр команд (INST).
Из команды в регистре команд выделяется код операции, который поступает в УУ исполнительного блока для выработки управляющих сигналов, настраивающих микропроцессор на выполнение требуемой операции.
В зависимости от используемого в команде режима адресации организуется выборка необходимых исходных данных.
Лекция 5. Организация и структура памяти.
Структура памяти ЭВМ. Способы организации памяти. Размещение информации в основной памяти IBM PC.