42. Синтезировать и проанализировать структуры инжекционного инвертора с общей выходной областью. Принципиальная схема, работа, математическая модель, варианты топологий и структур.

43. Логический элемент и-не на кмоп-транзисторах. Принципиальная схема, работа, математическая модель, варианты топологий и структур.

У всех n-канальных транзисторов (Т1, Т2) логической части подложки подключены к шине «земля», а подложки p-канальных тр-ров (Т3, Т4) альтернативной части схемы подключены к питанию.

А	В	Т1	Т2	Т3	Т4	Выход
0	0	закрыт	закрыт	отк	откр	Е	1
0	1	закрыт	открыт	отк	закр	Е	1
1	0	открыт	закрыт	зак	откр	Е	1
1	1	открыт	открыт	зак	закр	~0 B	0

а) На оба входа А и В подаются напряжения логического нуля, на стоках и затворах n-канальных тр-ров – низкий уровень напряжения, тр-ры Т1 и Т2 закрыты. Транзисторы Т3 и Т4 открыты, так как на затворах p-канальных тр-ров более отрицательный потенциал, чем на их истоках.

б) На вход А подается логический ноль, на вход В подается логическая единица. Тр-р Т1 закрыт, канала нет, следовательно, открыт тр-р Т3, его комплементарная пара. Тр-р Т2 открыт по напряжению, канал есть, а его комплементарная пара, тр-р Т4 закрыт. Логическая часть закрыта. Альтернативная часть открыта. На выходе ~Е – логическая единица.

в) На вход В подается логический ноль, на вход А подается логическая единица. Тр-р Т1 открыт по напряжению, его комлементарная пара – тр-р Т3 закрыт. Тр-р Т2 закрыт, канала нет, следовательно, его пара – тр-р Т4 открыт. Логическая часть закрыта. Альтернативная часть открыта. На выходе ~Е – логическая единица.

г)На входы А и В подается напряжение логической единицы. Это напряжение формирует каналы в транзисторах последовательной логической цепи (Т1 и Т2), их комплементарные пары Т3 и Т4 закрыты (альтернативная часть схемы закрыта). На выходе низкий уровень напряжения – логический ноль.

44. Проанализировать различные структуры инжекционных инверторов.

45. Логический элемент или-не на кмоп-транзисторах. Принципиальная схема, работа, математическая модель, варианты топологий и структур.

А	В	Т1	Т2	Т3	Т4	Выход
0	0	закрыт	закрыт	отк	откр	Е	1
0	1	закрыт	открыт	отк	закр	~0 B	0
1	0	открыт	закрыт	зак	откр	~0 B	0
1	1	открыт	открыт	зак	закр	~0 B	0

а) На входы А и В подаются напряжения логического нуля, n-канальные тр-ры (Т1, Т2) закрыты. Их комплементарные пары (Т3, Т4) соответственно открыты. На выходе Е – напряжение логической единицы.

б) На вход А подается напряжение логического нуля, на вход В подается напряжение логической единицы. Тр-р Т1 закрыт, его пара Т3 открыт. Тр-р Т2 открыт, его пара Т4 закрыт.

Логическая часть схемы открыта, если открыт хотя бы один транзистор, а альтернативная часть закрыта, если закрыт хотя бы один их транзисторов. На выходе 0 – напряжение логического нуля.

в) На вход А подается напряжение логической единицы, а на вход В – напряжение логического нуля. Транзистор Т1 открыт, Т3 закрыт. Тр-р Т2 закрыт, канала нет, его комплементарная пара Т4 открыт. На выходе 0 – напряжение логического нуля.

г) На входы А и В подаются логические единицы. В альтернативной p-канальной части закрыты все транзисторы (Т3, Т4), их комплементарные пары Т1 и Т2 открыты. На выходе 0.