12. Организация памяти мпс.
ЦП может выполнять только те команды, которые были записаны в памяти МПС. Память бывает внутренняя и внешняя. Внутренняя память расположена внутри адресного пространства МП. Её размер определяется разрядностью адресной шины МП.Q=2N (N=16 Q=64k, N=20 Q=1M). Внешняя память располагается вне адресного пространства и характеризуется последовательным доступом к информации.
Внутренняя память делится на ОЗУ(RAM) и ПЗУ(ROM). ОЗУ – это устройство обеспечивающее запись, хранение и чтение информации в ячейке памяти определяемой адресом.
ПЗУ – обеспечивает только чтение заранее записанной информации.
Делятся на: - однократно программируемые: программируемые изготовителем (масочные);
многократно программируемые: с электрической записью с ультрафиолетовым стиранием и с электрической записью с электрическим стиранием.
Рассмотрим подключение памяти.
а) Если есть одна МС ПЗУ. б) если несколько МС ПЗУ
Для
непрерывности поля адресов при МС
имеющих N+1
адресный вход на дешифратор подаётся
адрес начиная с Аn+1,
т.е. следующие за старшим разрядом адреса
на МС.
в) если МС не имеет входа стробирования, то ставят дополнительные ключи.
Для
повышения быстродействия в МС памяти
добавляют вх. ОЕ.
Здесь выборка начинается после первого этапа, т. к. сигнал (не) CS подаётся сразу после подачи адреса и подготавливается чтение определённой ячейки. ОЕ управляется МЕMR на третьем такте открыв вх. буферы ИМС и заранее подготовленная информация поступает на ШД.
Управление работой ОЗУ дополнительно имеется сигнал R/(не)W. Выходы МС ОЗУ не могут подключаться непосредственно к ШД, потому что сигнал (не) MEMW формируется системным контроллером на третьем такте после формирования адреса. Для предотвращения конфликта между вх. МС ОЗУ и ШД вкл. буферный усилитель, который управляется от адресного дешифратора и сигнала чтения памяти.
Д
ля
МС ОЗУ с совмещённым входом/выходом для
управления используется сигнал (не)ОЕ:
0-чтение, 1-запись.
(не)ОЕ=0 происходит подключение внутренней ШД МС к системной ЩД. Сигнал (не)ОЕ должен подаваться после того как выбран режим работы ОЗУ: (не)ОЕ=(не)MEMR (не)MEMW
11. Организация обмена информацией в мпс на базе к580вм80
Все виды машинных циклов КР580 можно разбить на 3 группы:
Группа чтения (ввода) М1, М2, М4, М6, М8, М10;
Группа записи (вывода) М3, М5, М7;
Останов М9.
Рассмотрим временные диаграммы работы МП для различных групп
Временные диаграммы при чтении.
Т1: по Ф2 Мп выдает на ША адрес ячейки памяти, который мы будем читать; адрес удерживается до Т4, далее неопределенное состояние и на Т5 ША переводится в z-состояние. По Ф2 формируется сигнал SYNC до следующего Ф2. По этому сигналу МП выставляет на ШД новое слово состояния.
Т2: По Ф1 формируется сигнал STSTB(инв.)=(не)(Ф1SYNC) и СС переписывается в регистр СС. По Ф2 формируется сигнал DBIN длительностью в один такт (без учетов тактов ожидания). По этому сигналу отпираются шинные формирователи, подключающие МП к системной шине данных.
МП анализирует на этом такте сигналы ГОТ (READY), ЗХВ (HOLD), внутренний сигнал HLTA (программируемый останов). В зависимости от значений этих сигналов МП переходит в состояние Т3, Тw (ПДП) захвата. На рис. Отражено состояние, когда на тактеТ2 отсутствует сигнал READY. МП переходит в режим ожидания Tw.
По каждому Ф2 МП опрашивает состояние сигнала READY. При появлении во времени Ф2 сигнала READY по Ф1 МП переходит в такт Т3. На время ожидания МП выставляет сигнал WAIT и удлинняет сигнал DBIN.
Т3: По Ф1 выполняется операция чтения из памяти,после чего шина данных отключается, а на Т4 переходит в z-состояние. В зависимости от типа машинного цикла байт данных поступает в регистр команд (РК): М1 – РК; М2 – (А, B, C, D, H, L); M4 – в одну из регистровых пар BC, DE, HL. На такте Т4 команды, поступивший в РК; дешифрируется и определяется дальнейший порядок действий.
Временные диаграммы записи.
Отличие временной диаграммы записи:
- сигнал DBIN всегда равен нулю
- на такте Т3 формируется сигнал низкого уровня WR
- на такте Т3 по Ф2 происх. вывод инфо из МП
В случае отсутствия сигнала готовности внешнего устройства к обмену между тактами Т2 и Т3 устанавливаются такты ожидания Тw.