- •1. Основные понятия и определения мпс
- •2. Понятие об архитектуре мп. Классификация мп.
- •3.Обобщенная структура мп. Назначение элементов структуры.
- •4.Рабочий цикл мп. (цикл фон-Неймана).
- •8. Структурная схема к580вм80, назначение элементов
- •7. Уго к580вм80, назначение выводов
- •33) Алгоритм функционирования к580вм80
- •12. Организация памяти мпс.
- •11. Организация обмена информацией в мпс на базе к580вм80
- •10. Структура мпс на базе к580вм80, организация шин
- •9 Программная модель мп кр580вм80а имеет вид:
- •14 Режимы адресации к580вм80
- •13. Система команд микропроцессора к580.
- •15. Методика записи программ на ассемблере.
- •16. Структурная схема к1810вм86
- •17. Программная модель к1810вм86.
- •18. Сегментация памяти к1810вм86, методы адресации
- •1) Основные понятия и определения мпс
- •6. Режимы обмена в мпс
- •19. Уго к1810вм86, назначение выводов
- •20. Режимы обмена к1810вм86мк
- •21.Структура микроконтроллера atmel avr
- •23.Система команд, режимы адресации аа
- •24. Схемы портов ввода-вывода мк(в общем)
- •1.2.3. Двунаправленный порт ввода-вывода
- •1.2.4. Квазидвунаправленный порт ввода-вывода
- •1.2.5. Двунаправленный порт ввода-вывода с программным подключением «подтягивающих» резисторов
- •25. Схема порта аа
- •26. Назначение, структура и работа таймеров-счетчиков (в общем виде)
- •27. Схема работы и управление таймеров-счетчиков т0 аа
- •28. Генераторы шим сигналов на таймерах аа
- •29. Классификация последовательных интерфейсов
- •30. Организация последовательного интерфейса rs-232, формат кадра и управление последовательным интерфейсом в Atmel avr
- •31. Средства программно-аппаратной поддержки для разработки программ для Atmel avr
- •32. Структура программы мк Atmel avr
33) Алгоритм функционирования к580вм80
Функционирование микропроцессора состоит из повторяющихся рабочих циклов. Рабочий цикл или цикл команды - это время, за которое выполняется одна команда. Цикл команды реализуется за несколько машинных циклов М, точное число которых зависит от сложности команды и определяется числом обращений микропроцессора к памяти или другим устройствам ввода/вывода, то есть тем, сколько раз используется шина данных. Команды МП КР580ВМ80 занимают в памяти от одной до трех ячеек памяти - байтов. Первый байт всегда содержит код операции (КОП). Второй и третий байты содержат или непосредственно операнды , или адрес операнда, или адрес перехода. На выполнение одной команды затрачивается от 1 до 5 машинных тактов. В общем случае чем длиннее команда тем больше машинных циклов требуется для её исполнения, но количество циклов определяется и содержанием команды.
XTHL – обмен вершины стека (2 байта) с регистровой парой HL.
Например, команда занимает два байта. В этом случае потребуется два машинных цикла для считывания команды.
Алгоритм функционирования МП КР580ВМ80А в течение машинного цикла:
такт Т1: МП выдает адрес из программного счётчика (CК) на ША (поддерживается до Т4), по сигналу SYNC выдает слово состояния на ШД.
такт Т2: запись в регистр слова состояния, анализ сигналов ГОТов, ЗаХВат, П.ОСТ (подтверждение останова), на такте Т2 производится увеличение на 1 (инкремент) счетчика команд и вырабатываются сигналы ЧТение (DBIN) и ЗаПись (WR) .
При ЗХВ=0, П.Ост=0 и ГОТ=1 (готовность внешнего устройства к обмену) МП переходит к машинному такту Т3.
При отсутствии сигнала ГОТ МП после Т2 приостанавливает процесс обработки, переходит в особый режим ожидания (такт ТW) и выставляет сигнал WAIT (ОЖ). Время ожидания составляет целое число тактов и может длиться бесконечно долго. На каждом такте по спаду синхросигнала Ф2 МП проверяет состояние сигнала ГОТ и при появлении ГОТ=1 снимает сигнал Ожидания и переходит к такту Т3.
При появлении сигнала ЗХВ (требования прямого доступа к памяти) МП устанавливает внутренний триггер (флаг) ЗХВ в 1 и далее заканчивает выполнение машинного цикла (Т3, Т4, Т5). После Т5 МП переходит в режим прямого доступа к памяти (ПДП), вычислительный процесс приостанавливается, МП устанавливает буферные схемы ША и ШД в Z-состояние. Выставляет сигнал разрешения ПДП HLDA. Происходит обмен между внешним устройством и памятью, минуя процессор под управлением контроллера ПДП. Содержание регистров МП не изменяется. На каждом такте проверяется наличие сигнала ЗХВ, при его снятии на следующем такте триггер ЗХВ сбрасывается в 0, МП переходит в такт Т1 следующего машинного цикла.
При наличии внутреннего сигнала П.Ост (программный останов МП в результате выполнения команды HALT) МП переходит в режим останова TWH. МП не отключается от ША и ШД, но ничего не выполняет. Из этого состояния МП может перейти в режим ПДП при появлении сигнала ЗХВ=1, но после снятия сигнала ЗХВ возвращается в состояние останова.
Выйти из режима останова можно двумя способами:
а) подачей сигнала INT (З.ПР.) запроса на прерывания от внешнего устройства. МП переходит к подпрограмме обработки прерывания по адресу, задаваемому контроллером прерываний. Этот способ используется в цифровых системах управления от ЭВМ;
б) подачей сигнала начальной установки RESET (СБРОС).
такт Т3. Чтение байта из памяти (ВУ) или запись байта в память (ВУ).
такты Т4 и Т5. Внутренние операции микропроцессора.
П осле завершения цикла команды МП анализирует наличие сигнала З.Пр. Если прерывание разрешено Р.Пр=1 (устанавливается программно командами EI, DI), то МП переходит к подпрограмме обработки прерываний.
ВЫВОДЫ:
МП реагирует в режиме ожидания Tw, если на Т2 сигнал ГОТ=0. Находится неограничено долгое, целое число тактов время и выходит из него по синхросигналу Ф2 при ГОТ=1
МП переходит в режим ПДП в 2-х случаях: а) после последнего машинного такта любого машинного цикла; б) после Тwн. Переход происходит по сигналу ЗХВ и выходит когда ЗХВ=0.
МП переходит к подпрограмме обработки прерываний после завершения выполнения текущей программы, при наличии запроса на прерывание и разрешение на прерывание
Режим останова Twн – переходит после выполнения команды HALT и можетбыть выведен 2 способами: а) Reset; б) подачей сигнала З.Пр при наличии сигнала разрешения Р.Пр.