- •1. Основные понятия и определения мпс
- •2. Понятие об архитектуре мп. Классификация мп.
- •3.Обобщенная структура мп. Назначение элементов структуры.
- •4.Рабочий цикл мп. (цикл фон-Неймана).
- •8. Структурная схема к580вм80, назначение элементов
- •7. Уго к580вм80, назначение выводов
- •33) Алгоритм функционирования к580вм80
- •12. Организация памяти мпс.
- •11. Организация обмена информацией в мпс на базе к580вм80
- •10. Структура мпс на базе к580вм80, организация шин
- •9 Программная модель мп кр580вм80а имеет вид:
- •14 Режимы адресации к580вм80
- •13. Система команд микропроцессора к580.
- •15. Методика записи программ на ассемблере.
- •16. Структурная схема к1810вм86
- •17. Программная модель к1810вм86.
- •18. Сегментация памяти к1810вм86, методы адресации
- •1) Основные понятия и определения мпс
- •6. Режимы обмена в мпс
- •19. Уго к1810вм86, назначение выводов
- •20. Режимы обмена к1810вм86мк
- •21.Структура микроконтроллера atmel avr
- •23.Система команд, режимы адресации аа
- •24. Схемы портов ввода-вывода мк(в общем)
- •1.2.3. Двунаправленный порт ввода-вывода
- •1.2.4. Квазидвунаправленный порт ввода-вывода
- •1.2.5. Двунаправленный порт ввода-вывода с программным подключением «подтягивающих» резисторов
- •25. Схема порта аа
- •26. Назначение, структура и работа таймеров-счетчиков (в общем виде)
- •27. Схема работы и управление таймеров-счетчиков т0 аа
- •28. Генераторы шим сигналов на таймерах аа
- •29. Классификация последовательных интерфейсов
- •30. Организация последовательного интерфейса rs-232, формат кадра и управление последовательным интерфейсом в Atmel avr
- •31. Средства программно-аппаратной поддержки для разработки программ для Atmel avr
- •32. Структура программы мк Atmel avr
1) Основные понятия и определения мпс
2) Понятие архитектуры МП, классификация МП
3) Обобщённая структура МП, назначение элементов
4) Рабочий цикл МП (цикл Фон-Неймана)
5) Структура МПС, типы структур (звезда, кольцо, шина)
6) Режимы обмена информацией в МПС (программно-управляемый обмен, по прерываниям, прямой доступ к памяти)
7) УГО К580ВМ80, назначение выводов
8) Структурная схема К580ВМ80, назначение элементов
9) Программная модель К580ВМ80
10) Структура МПС на базе К580ВМ80, организация шин
11) Организация обмена информацией в МПС на базе К580ВМ80
12) Организация памяти в МПС
13) Система команд К580ВМ80
14) Режимы адресации К580ВМ80
15) Методика записи программ на ассемблере К580ВМ80
16) Структурная схема К1810ВМ86
17) Программная модель К1810ВМ86
18) Сегментация памяти К1810ВМ86, методы адресации
19) УГО К1810ВМ86, назначение выводов
20) Режимы обмена К1810ВМ86МК Atmel AVR
21) Структура МК Atmel AVR
22) Программная модель МК Atmel AVR
23) Система команд, режимы адресации Atmel AVR
24) Схемы портов ввода-вывода МК (в общем виде)
25) Схема порта Atmel AVR, его работа
26) Назначение, структура и работа таймеров-счётчиков (в общем виде)
27) Схема работы и управления таймером-счётчиком T0
28) Генераторы ШИМ-сигналов на таймерах Atmel AVR
29) Классификация последовательных интерфейсов
30) Организация последовательного интерфейса RS-232, формат кадра и управление последовательным интерфейсом в Atmel AVR
31) Средства программно-аппаратной поддержки для разработки программ для Atmel AVR
32) Структура программы МК Atmel AVR
33) Алгоритм функционирования К580ВМ80
6. Режимы обмена в мпс
Режим передачи ин-ии между процессором, памятью и внешними ус-ми, называется вводом-выводом.
В ЭВМ применяют 3 основных режима вв-выв:
1)Программный вв-выв
2)Вв-выв по прерываниям
3)Прямой доступ к памяти (ПДП)
1)Инициирование и управление осущ-ся процессором. Переферийные ус-ва играют пассивную роль и обычно символизируют о своей готовности и о состоянии(универсальный способ, т.к. определяется программно)
2)Если внешнее ус-во медленное и его неготовность к обмену будет тормозить работу проца, то используется прерывание (Interupt). Инициатором обмена выступает внешнее ус-во, которое при готовности ин-ии к обмену формирует запрос на прерывание процессора (IRQ). Процессор реагирует на этот запрос, и если прерывания разрешены, проц прерывает выполнение текущей программы и переключается на подпрограмму обслуживания прерываний.
Типичная последовательность реакции проц на сигнал прерывания:
А)Периферийное ус-во генерирует прерывание (если внешних ус-в несколько, их запросы на прерывание объединяются по схеме ИЛИ)
Б)Проц завершает текущую команду и после этого формирует сигнал разрешения прерывания.
В)Проц запоминает состояние счетчика и при необходимости сотояние других регистров в стеке.
Г)Проц идентиф-ет ус-во прерывания:1)С помощью программного полинга(по приоритету) 2)Аппаратный полинг 3)с помощью микросхем контроллера прерываний
Д)Проц выполняет подпрограмму обслуживания прерывания
Е)По окончании подпр. Обсл. По команде RETI процессор возв-ся в основную программу, возвращая состояние счётчика и стека
3)Прямой доступ к памяти (ПДП(DMA(Direct Memory acces)))
Если обмен будет тормозить сам проц, то применяют ПДП, когда внешнее ус-во напрямую соениняется с памятью, минуя процессор. Обмен осуществляется под управлением спец. контроллера ПДП, который формирует адреса.
\