- •1. Основные понятия и определения мпс
- •2. Понятие об архитектуре мп. Классификация мп.
- •3.Обобщенная структура мп. Назначение элементов структуры.
- •4.Рабочий цикл мп. (цикл фон-Неймана).
- •8. Структурная схема к580вм80, назначение элементов
- •7. Уго к580вм80, назначение выводов
- •33) Алгоритм функционирования к580вм80
- •12. Организация памяти мпс.
- •11. Организация обмена информацией в мпс на базе к580вм80
- •10. Структура мпс на базе к580вм80, организация шин
- •9 Программная модель мп кр580вм80а имеет вид:
- •14 Режимы адресации к580вм80
- •13. Система команд микропроцессора к580.
- •15. Методика записи программ на ассемблере.
- •16. Структурная схема к1810вм86
- •17. Программная модель к1810вм86.
- •18. Сегментация памяти к1810вм86, методы адресации
- •1) Основные понятия и определения мпс
- •6. Режимы обмена в мпс
- •19. Уго к1810вм86, назначение выводов
- •20. Режимы обмена к1810вм86мк
- •21.Структура микроконтроллера atmel avr
- •23.Система команд, режимы адресации аа
- •24. Схемы портов ввода-вывода мк(в общем)
- •1.2.3. Двунаправленный порт ввода-вывода
- •1.2.4. Квазидвунаправленный порт ввода-вывода
- •1.2.5. Двунаправленный порт ввода-вывода с программным подключением «подтягивающих» резисторов
- •25. Схема порта аа
- •26. Назначение, структура и работа таймеров-счетчиков (в общем виде)
- •27. Схема работы и управление таймеров-счетчиков т0 аа
- •28. Генераторы шим сигналов на таймерах аа
- •29. Классификация последовательных интерфейсов
- •30. Организация последовательного интерфейса rs-232, формат кадра и управление последовательным интерфейсом в Atmel avr
- •31. Средства программно-аппаратной поддержки для разработки программ для Atmel avr
- •32. Структура программы мк Atmel avr
29. Классификация последовательных интерфейсов
USART (RS-232)
Все микроконтроллеры семейства Mega имеют в своем составе модули универсального синхронно-асинхронного (USART) приемопередатчика. Все модули приемопередатчиков обеспечивают полнодуплексный обмен по последовательному каналу, при этом скорость передачи данных может варьироваться в довольно широких пределах. В модулях USART посылка может быть от 5 до 9 разрядов. Особенностью этого модуля является наличие схем формирования и контроля четности.
SPI
Последовательный интерфейс SPI (Serial Peripheral Interface) реализован во всех микроконтроллерах семейства Mega. С его помощью может осуществляться обмен данными между микроконтроллером и различными периферийными устройствами. Посредством этого интерфейса также может производиться обмен данными между несколькими микроконтроллерами AVR. Можно использовать этот интерфейс и как высокоскоростной канал связи. Кроме того, через интерфейс SPI может быть осуществлено программирование микроконтроллера. При обмене данными по интерфейсу SPI микроконтроллер AVR может работать как ведущий, или как ведомый. При этом пользователь может задавать скорость передачи и формат передачи.
I2C
Двухпроводный последовательный интерфейс I2C (Two-wire Serial Interface, TWI) обеспечивает взаимодействие микроконтроллера с множеством микросхем (энергонезависимой памятью, контроллерами параллельных портов, LCD-дисплеями, микроконтроллерами и различными специализированными устройствами). Данный интерфейс позволяет объединить до 128. Интерфейс представляет собой две линии: одна (SDA) используется для передачи данных, другая (SCL) - для тактовых сигналов. Через резисторы Rl, R2 обе линии подключены к источнику питания VCC. Выходы устройств выполнены по схеме с открытым коллектором (стоком), что позволяет реализовать функцию «монтажное И» для выходных сигналов. Низкий уровень сигнала логического 0 на выходе любого из устройств устанавливает низкий уровень на всей линии. Высокий уровень на линии устанавливается, когда выводы всех устройств находятся в третьем (высокоимпедансном) состоянии. Устройство, подключенное к шине, может иметь статус ведущего (master) или ведомого (slave). Статус микроконтроллера устанавливается программно.
30. Организация последовательного интерфейса rs-232, формат кадра и управление последовательным интерфейсом в Atmel avr
Все микроконтроллеры семейства Mega имеют в своем составе модули универсального синхронно-асинхронного (USART) приемопередатчика. Все модули приемопередатчиков обеспечивают полнодуплексный обмен по последовательному каналу, при этом скорость передачи данных может варьироваться в довольно широких пределах. В модулях USART посылка может быть от 5 до 9 разрядов. Особенностью этого модуля является наличие схем формирования и контроля четности. Модули USART, организованные в микроконтроллерах AVR могут обнаруживать следующие внештатные ситуации:
• переполнение,
• ошибка кадрирования,
• неверный старт-бит.
Упрощенная схема модуля состоит из трех основных частей: блока тактирования, блока передатчика и блока приемника.
- Блок тактирования модуля USART включает в себя схему синхронизации, которая используется при работе в синхронном режиме и контроллер скорости передачи.
- Блок передатчика включает одноуровневый буфер, сдвиговый регистр, схему формирования бита четности и схему управления.
- Блок приемника включает в себя схемы восстановления тактового сигнала и данных, схему контроля четности двухуровневый буфер, сдвиговый регистр, а так же схему управления.
Формат кадра определяется как последовательность битов с синхронизацией(бит запуска и остановки) и бит четности для проверки ошибок. USART принимает все 30 комбинаций
следующее в качестве допустимых форматов кадра:
• 1 стартовый бит
• 5-9 бит данных
• бит четности или нечетности
• 1 или 2 стоп-битов
Кадр начинается стартовым битом. Затем следуют биты данных, общей сложности до девяти. Если включен, бит четности/нечетности , то он вставляется после битов данных, перед стоп-битов. Когда кадр закончился за ним следовать новый кадр или линия связи может быть установлена в режим ожидания (сигнал высокого уровня).
Рисунок иллюстрирует возможные комбинаций форматов кадра.
- St - стартовый бит (сигнал низкого уровня)
- (N) - биты данных (от 0 до 8)
- P - бит четности (четный/нечетный)
- Sp - Стоп бит (сигнал высокого уровня)
Для управления модулем USART используются 3 регистра: UCSRA, UCSRВ, UCSRС
7 - Флаг завершения приема.
6 - Флаг завершения передачи.
5 - Флаг опустошения регистра данных.
4 - Флаг ошибки кадрирования.
3 - Флаг переполнения.
2 - Флаг ошибки контроля четности.
1 - Удвоение скорости обмена.
0 - Режим мультипроцессорного обмена.
7 - Разрешение прерывания по завершения приема.
6 - Разрешение прерывания по завершения передачи.
5 - Разрешение прерывания при очистке регистра данных USART.
4 - Разрешение приема.
3 - Разрешение передачи.
2 - Формат посылок.
1 - 8-й разряд принимаемых данных. При использовании 9-разрядных слов данных, этот разряд содержит значение старшего разряда принятого слова. Содержимое этого разряда должно быть считано до прочтения регистра данных UDR.
0 - 8-й разряд передаваемых данных. При использовании 9-разрядных слов данных, содержимое этого разряда является старшим разрядом передаваемого слова. Требуемое значение должно быть занесено в это разряд до загрузки байта данных в регистр UDR.
7 - Выбор регистра.
6 - Режим работы USART.
(5-4) - Режим работы схемы контроля и формирования четности. Эти разряды определяют функционирование схем контроля и формирования четности.
3-Количество стоп-битов.
(2-1) - Формат посылок. Совместно с разрядом UCSZ2 эти разряды определяют количество разрядов данных в посылках (размер слова).
0 - Полярность тактового сигнала