18. Сегментация памяти к1810вм86, методы адресации
Логический адрес EA (исполнительный адрес) в МП К1810 может быть задан с помощью различных способов адресации:
Непосредственная адресация – операнд находится непосредственно в команде и не требуется чтение из регистров или памяти.
Прямая адресация – команда содержит 16 битный адрес операнда. При выполнении команды безусловной передачи имеется возможность передать 2 байтный сегментный адрес CS и 2-х байтное смещение, что позволяет адресовать любой элемент памяти в 1 Мб. Такой способ называется способ длинной прямой адресации.
Регистровая адресация. В команде указывается РОН, содержащий операнд.
Косвенно-регистровая адресация. В команде указывается регистр, содержащий адрес операнда памяти. Этот способ адресации существенно развит по сравнению с К580 и позволяет адресовать ячейку памяти. В частности введены базовая и индексная адресации.
Базовая адресация. Адрес операнда определяется как сумма содержимого базового регистра BX, BP, DI, SI и одно- или двухбайтного смещения +disp(1-2byte). Этот режим позволяет перемещать программу в памяти простым изменением базового адреса.
Индексная адресация. Адрес операнда определяется как сумма адреса базового регистра и индекса элемента в массиве данных в виде одно- или двухбайтного смещения. В общем виде формат двухбайтной команды МП К1810 имеет вид:
d – destruction d=0 из МП; d=1 в МП
w- признак операции со словом; w=0 операция с байтом; w=1 операция со словом.
Mod – код режима адресации
Registr – код регистра, содержащего 2-ч байтный операнд;
Rim – селектор (registr/memory) определяет первый операнд.
Система команд К1810ВМ86.
Содержит 135 базовых команд, а с учетом модификации общее число возможных кодов равно 11986. Система команд содержит те же классы, что и К580, но имеем расширенные возможности по способам адресации, по числу регистров; введены новые команды:
1 класс: команды пересылок 2695;
2класс: арифметические команды 5198 включая умножение и деление;
3 класс: логические команды 3904;
4 класс: команды изменения порядка выполнения 145;
5 класс: команды управления 144;
В том же числе введены команды поддержки работы МП в многопроцессорной истеме: ESC adr16 – передача кода команды и операнда другому процессору; WAIT – переход в режим ожидания до прихода сигнала TEST(инверсный); LOCK – блокировка, предоставление преимущества в доступе к шине МП-а.
Система формирования логического адреса.
20 Режимы обмена К1810ВМ86МК
МП может работать в двух режимах: максимальном и минимальном. В максимальном режиме МП использует лишь три вывода ST0 – ST2 (трестабильные выходы сигналов состояния цикла канала, генерируемых в тактах Т4, Т1 и Т2) для управления периферией и ЗУ через контроллер, а на остальных пяти генерируются сигналы, необходимые для организации работы МП в мультипроцессорных системах.
Описание выводов МП, используемых для максимального режима:
ST0 – ST2 – см. выше.
RQ/E1 и RQ/EO – двунаправленные выводы сигналов запроса/разрешения доступа к магистрали.
LOCK – Трестабильный выход сигнала блокировки системного канала, указывающего другим устройствам на запрет использования системного канала, пока сигнал LOCK имеет L– уровень.
QS1, QS0 – выходы сигналов состояния очереди команд.
Описание выводов МП, используемых для минимального режима:
W – выход сигнала записи.
M/IO(инв.) – выход сигнала обращения к ЗУ и или УВВ.
OP/IP(инв.) – выход передачи или приема данных.
DE – выход сигнала разрешения передачи данных.
STB – выход строб адреса, используется для записи адреса во внешний буферный регистр адреса.
INTA – выход сигнала подтверждения прерывания.
HLD – выход сигнала захвата.
HLDA - выход сигнала подтверждения захвата.
В МП1810ВМ86 минимальный цикл обмена информацией по магистралям микро-ЭВМ состоит из 4-х машинных тактов.
На первом машинном такте Т1 на ША/ШД всегда выделяется адресная информация А0-А19, сопровождаемая строб сигналом ALE. Сигнал ALE позволяет обнаружить начало машинного цикла и используется для записи адреса в регистр КР580ИР82.
На втором машинном такте Т2 ША/ШД переключается на передачу данных и определяется направление передачи.
На третьем машинном такте Т3 происходит передача данных.
На четвертом машинном такте Т4 ША/ШД переходят в Z-состояние.
При медленном периферийном устройстве длительность обмена можно удлинить с помощью сигнала READY. Между Т3 и Т4 включается такт ожидания Тw.
Между тактами Т4 и Т1 следующего машинного цикла можно вставлять дополнительные холостые такты Т5 для выполнения внутренних действий.
ТЕОРИЯ