- •1. Основные понятия и определения мпс
- •2. Понятие об архитектуре мп. Классификация мп.
- •3.Обобщенная структура мп. Назначение элементов структуры.
- •4.Рабочий цикл мп. (цикл фон-Неймана).
- •8. Структурная схема к580вм80, назначение элементов
- •7. Уго к580вм80, назначение выводов
- •33) Алгоритм функционирования к580вм80
- •12. Организация памяти мпс.
- •11. Организация обмена информацией в мпс на базе к580вм80
- •10. Структура мпс на базе к580вм80, организация шин
- •9 Программная модель мп кр580вм80а имеет вид:
- •14 Режимы адресации к580вм80
- •13. Система команд микропроцессора к580.
- •15. Методика записи программ на ассемблере.
- •16. Структурная схема к1810вм86
- •17. Программная модель к1810вм86.
- •18. Сегментация памяти к1810вм86, методы адресации
- •1) Основные понятия и определения мпс
- •6. Режимы обмена в мпс
- •19. Уго к1810вм86, назначение выводов
- •20. Режимы обмена к1810вм86мк
- •21.Структура микроконтроллера atmel avr
- •23.Система команд, режимы адресации аа
- •24. Схемы портов ввода-вывода мк(в общем)
- •1.2.3. Двунаправленный порт ввода-вывода
- •1.2.4. Квазидвунаправленный порт ввода-вывода
- •1.2.5. Двунаправленный порт ввода-вывода с программным подключением «подтягивающих» резисторов
- •25. Схема порта аа
- •26. Назначение, структура и работа таймеров-счетчиков (в общем виде)
- •27. Схема работы и управление таймеров-счетчиков т0 аа
- •28. Генераторы шим сигналов на таймерах аа
- •29. Классификация последовательных интерфейсов
- •30. Организация последовательного интерфейса rs-232, формат кадра и управление последовательным интерфейсом в Atmel avr
- •31. Средства программно-аппаратной поддержки для разработки программ для Atmel avr
- •32. Структура программы мк Atmel avr
19. Уго к1810вм86, назначение выводов
А0/D0 .. А15/D15: Двунаправленные выводы с z- состоянием (мультипликсированная ША/ШД).
На такте Т1 – Адрес, Т2 – переключение с ША на ШД; Т3, Тw, Т4 – данные.
А16/S3 .. А19/S6: На такте Т1 – старшие разряды адреса, в последующих тактах – код состояния. (S6 = 1, S5 = состояние триггера разрешения прерывания; S3, S4 – указывает сегментный регистр для формирования адреса).
SS4 |
S3 |
|
0 |
0 |
Сегмент ES |
0 |
1 |
Сегмент SS (стековый) |
1 |
0 |
Программный сегмент CS |
1 |
1 |
Сегмент данных DS |
( ... ) – выводы которые будет иметь система при mах конфигурации.
См. Рис с УГО ИМС.
Назначение выводов ИМС:
ВНЕ/S7 – на такте Т1: ВНЕ(инв) = 0 – разрешает передачу данных по старшим разрядам: AD8 .. AD15. На последующих тактах – состояние S7.
RD(инв) = 0 – сигнал чтения из памяти или УВВ.
WR(инв) = 0 – (на тактах Т2, Т3, Тw – признак записи в память или в УВВ).
M/IO(инв) – раздельное управление памятью и внешними устройствами. 1 – обращение к памяти, 0 – обращение к внешним устройствам.
DT/R(инв) – управление режимом работы шинных формирователей. 0 – от внешних устройств к МП, 1 – от МП к внешним устройствам.
DEN(инв) – разрешение передачи данных (стробирование шинных формирователей).
ALE – строб адреса, выставляемый на такте Т1 и используется для записи адреса в регистр (ИР82).
MN/MX(инв) – 1 – минимальный режим, 0 – max режим.
TEST(инв) – проверка (сигнал используется при выполнении команды WAIT). При подаче 0 – МП выходит из режима ожидания.
RESET – начальная установка (1, не менее 4-х тактов).
READY – готовность ВУ к обмену. 0 – устройство не готово, МП – переходит в режим ожидания Тw. 1 – МП выходит из режима ожидания.
CLK – вход тактовых импульсов синхронизации 5МГц.
HOLD – запрос на захват шины ША/ШД.
HLDA – разрешение захвата шин, ША/ШД z – состояние.
INTR – запрос прерывания.
INTA – разрешение прерывания.
NMI – немаскируемое прерывание (сигнал с блока питания).
Эти назначения выводов соответствуют MN режиму работы МП. В MX – режиме (МХ(инв) = 0, для сложных одно и многопроцессорных систем) изменяется назначение 8 выводов: S0, S1, S2 – 3-х разрядный код состояния, который выдается на тактах Т4 и Т1, Т2. На тактах Т3 и Тw: S2,S1,S0 = 111.
S2 |
S1 |
S0 |
|
0 |
0 |
0 |
Подтверждение состояния |
0 |
0 |
1 |
Чтение из УВВ |
0 |
1 |
0 |
Запись в УВВ |
0 |
1 |
1 |
Останов |
1 |
0 |
0 |
Выборка команды |
1 |
0 |
1 |
Чтение из памяти |
1 |
1 |
0 |
Запись в память |
Эти сигналы поступают на контроллер шин К1810ВГ88.
LOCK(инв) – блокировка системной шины. 0 – запрещает др. МП доступ к шине.
QS0 |
QS1 |
- Состояние очереди команд |
0 |
0 |
Нет обращения к очереди команд |
0 |
1 |
Выборка 1-го байта команды |
1 |
0 |
Пустая очередь (очередь сброшена) |
1 |
1 |
Выборка следующего байта команды |
RQ(инв)/GT(инв) – сигналы запроса (разрешения) на захват шин др. модулями системы.
По вх. _ мы имеем у МП: На такте Т4 или Т5 МП в ответ выставляет сигнал _ и переходит в состояние “захват”, отключаясь от шин. По окончании режима “захват” внешний модуль подает _ и на следующем такте МП выходит из режима “захват”.