10.6. Асинхронный rs-триггер. Устройство, принцип действия

Триггером называется электронное устройство, предназначенное для записи, хранения и считывания двоичной информации. На рис.10.10 изображено условное обозначение асинхронного RS-триггера, в котором происходит переключение из одного устойчивого состояния в другое под действием определённой совокупности раздельных импульсов напряжения на управляющих входах.

Триггер имеет информационные входы R и S , а также информационные выходы: прямой Q и инверсный . Вход R (от английского слова Reset) является входом установки триггера в состояние лог. 0 , вход S (от английского слова Set) – входом установки триггера в состояние лог.1.

На рис.10.11 приведена структурная логическая схема и таблица истинности RS-триггера, построенного на двух логических элементах ИЛИ-НЕ. Работу RS-триггера иллюстрирует таблица истинности.

Рис.10.10. Условное обозначение асинхронного RS-триггера

Рис.10.11. Структурная логическая схема и таблица истинности RS-триггера

По таблице истинности видно, что RS-триггер работает только в случаях, когда на информационные входы R и S поступают раздельные сигналы лог.0 и лог.1 (или наоборот). При одновременной подаче на информационные входы R и S лог.0, триггер находится в состоянии хранения предшествующей информации на его информационных выходах. Если же на информационные входы R и S одновременно поступают сигналы лог.1, то триггер находится в состоянии запрета.

10.7. Синхронный rs-триггер. Устройство, принцип действия

Синхронный RS-триггер снабжён синхронизирующим входом С, который разрешает приём сигналов с информационных входов R и S. Если на синхронизирующий вход С поступает сигнал лог.0, то любые логические сигналы, подаваемые на информационные входы R и S, не влияют на состояние триггера. При подаче на синхронизирующий вход С сигнала лог.1, синхронный RS-триггер работает в режиме асинхронного RS-триггера.

На рис.10.12 изображено условное обозначение синхронного RS-триггера.

Рис.10.12. Условное обозначение синхронного RS-триггера

На рис.10.13 приведена структурная логическая схема и таблица истинности RS-триггера, построенного на двух логических элементах И-НЕ, а также на одном асинхронном RS-триггере.

Рис.10.13. Структурная логическая схема и таблица истинности RS-триггера

Из таблицы истинности следует, что при подаче на вход С сигнала лог.0 триггер сохраняет на выходе Q информацию, предшествующую подаче этого сигнала, при любом состоянии информационных входов R и S (0 или 1). При подаче на синхронизирующий вход С сигнала лог.1, синхронный RS-триггер превращается в асинхронный RS-триггер.

10.8. Синхронные d и t-триггеры. Устройство, принцип действия

Синхронный D-триггер предназначен для одноступенчатого запоминания информации. На рис.10.14 показаны условное обозначение и таблица истинности

D - триггера. Триггер имеет два входа: информационный D и синхронизирующий C, а также два выхода: прямой Q и инверсный .

Согласно таблице истинности, при подаче на синхронизирующий вход C сигнала лог.0, а на вход D любого из логических сигналов лог. 0 или лог.1, на выходе Q будет сохранён логический сигнал, подаваемый на вход D.

Рис.10.14. Условное обозначение и таблица истинности

D – триггера

При подаче на вход C сигнала лог.1, на выходе Q будет сохранён логический сигнал, подаваемый на вход D.

На рис.10.15 изображена логическая схема, реализующая принцип действия синхронного D - триггера. Схема состоит из асинхронного триггера, двух логических элементов И и одного инвертора. На схеме показан один из вариантов работы таблицы истинности.

Рис.10.15. Логическая схема, реализующая принцип действия синхронного D -триггера

Синхронный Т - триггер (рис.10.16) предназначен для двухступенчатого запоминания информации.

Триггер имеет один синхронизирующий вход Т и два выхода: прямой Q и инверсный .

Принцип действия триггера соответствует таблице истинности, из которой видно, что на вход Т - триггера поступают чередующиеся сигналы лог.0 и лог.1, при этом с прямого выхода Q снимаются: за один такт – текущие прямые логические сигналы , за второй такт – текущие инверсные логические сигналы .

Рис.10.16. Условное обозначение и таблица истинности

Т - триггера

Принципиальная логическая схема синхронного Т - триггера (рис.10.17) состоит из двух синхронных RS – триггеров с синхронизирующими входами и одного инвертора. Инвертор позволяет управлять только одним триггером. Входы ведущего триггера 1 связаны с выходами ведомого триггера 2 обратными связями.

При поступлении на вход Т - триггера логического нуля, работает только ведомый триггер 2, который на выходе триггера Q установит текущее значение триггера 1 (сигнал Q₀), подав при этом на вход S ведущего триггера 1 сигнал _0. Если на входе Т - триггера появится логическая единица, то триггер 1 установит на прямом выходе сигнал ₀, сохранив при этом на входе триггера 2 значение Q₀. При очередном поступлении на вход Т триггера логического нуля, ведомый триггер 2 установит на выходе триггера Q текущее значение ₀, подав при этом на вход S ведущего триггера 1 сигнал Q₀. Если на входе Т - триггера появится логическая единица, то триггер 1 установит на прямом выходе сигнал Q₀, сохранив при этом на выходе триггера 2 значение ₀. В результате работы синхронного Т - триггера происходит двухступенчатое запоминание информации.

Рис.10.17. Принципиальная логическая схема синхронного Т - триггера