Рабочий стол / Alaev_A_N (1) / Алаев А.Н / DIGITAL_Konsp

101

Рис. 35. Схема R-S триггера и его условное графическое изображение

3.5.2. Синхронный R-S триггер

Небольшая доработка схемы рис. 35 позволяет получить синхронный R-S триггер со статическим управлением:

Рис.36. Схема синхронного R-S триггера со статическим управлением При наличии на входе С (рис.36) сигнала лог. «0» триггер сохраняет свое прежнее состояние независимо от состояния входов R и S. При наличии сигнала лог. «1» на

входе С, триггер устанавливается в единичное состояние (уровень лог. «1» на выходе Q), если при этом присутствует лог. «1» на входе S и лог. «0» на входе R. При наличии сигнала лог. «1» на входе С, триггер устанавливается в нулевое состояние (уровень лог. «1» на выходе Q ), если при этом присутствует лог. «1» на входе R и лог. «0» на входе S. Вход С называется входом синхронизации или синхронизирующим входом. Состояние, когда одновременно на все входы триггера подаются лог. «1» является запрещенным. Разновидностями R-S триггеров являются триггеры R, S и E типов, схемы которых приведены на рис. 37 а, б и в соответственно. Преимущества этих триггеров перед простым синхронным R-S заключаются в отсутствии запрещенных комбинаций на входах. Причем R – триггер при появлении на всех входах лог. «1» установится в лог. «0», S – триггер в лог. «1», а Е – триггер может устанавливаться в произвольное состояние (в зависимости от индивидуальных особенностей входящих в его состав лог. элементов).

102

Рис. 37 Разновидности R-S триггера

3.5.3. Синхронный D - триггер со статическим управлением

Доработка схемы рис. 36 как показано на рис. 38 позволяет получить синхронный триггер с одним информационным входом, носящий название D - триггера (от слова delay) или триггера защелки (Data latch) .

Рис. 38 Синхронный D – триггер со статическим управлением Таблица истинности для D – триггера представлена в табл. 3.8.

время, когда на входе С установлена лог. «1» приведет к изменению состояния выхода. Таким образом, на выходе триггера запоминается состояние входа D в последний момент времени при изменении состояния входа С от лог. «1» к лог. «0». Это свойство D – триггера со статическим управлением ограничивает его функциональное применение.

3.5.3. Синхронный D - триггер с динамическим управлением

Стремление получить синхронное устройство, которое позволяло бы считывать информацию только в определенные мгновения, привело к разработке триггеров с динамическим управлением. Они в настоящее время имеют наиболее широкое применение. Разновидностью таких устройств является D – триггер с динамическим управлением. Кроме динамического входа синхронизации и входа управления эти триггеры обычно содержат вход предустановки S и вход сброса R. Этот тип триггера является универсальным и имеет весьма широкое применение в логических устройствах.

Условное обозначение D – триггера с динамическим управлением приведено на рис. 39, а на рис. 40 приведена возможная внутренняя структура триггера, выполненная на элементах И-НЕ.

Рис. 39. Условное графическое изображение D – триггера с динамическим входом

104

Рис. 40. Внутренняя структура D – триггера с динамическим входом Считывание состояния сигнала со входа D осуществляется по фронту сигнала на входе С, т. е. в момент изменения от лог. «0» к лог. «1». Этот триггер состоит из трех триггеров Т1…Т3. При наличии уровня лог. «0» на входе C, на выходах Х2 и Х3 Т1 и Т2, подключенных к входам Т3 установлены лог. «1», Т3 находится в режиме хранения информации, а Т1 и Т2 в режиме приема информации по входу D. При этом:

X1 = D R X 2 = D R , X 4 = X1 X 3 S = S D R = D R S .

Это означает, что при условии наличия лог. «1» на входах R, S один из триггеров Т1

или Т2 находится в запрещенном состоянии, когда на обоих выходах установлены лог. «1». Во время перехода сигнала на входе С из лог. «0» в лог. «1» запрещенное состояние исчезает, и состояние триггеров Т1 и Т2 переписывается в Т3. При изменения состояния входа D во время, когда на входе С установлена лог. «1» не приводит к изменению состояния Т3, т. к. сигнал С блокируется выходными сигналами Т1 и Т2, поступающими в противофазе. Для записи новой информации необходимо снова подать на вход С лог. «0», а затем лог. «1». При изменении

Рассмотренный D- триггер относится к универсальным типам триггеров, т. к. он может работать в разных режимах как синхронный, так и асинхронный.

3.5.4. Универсальный J-K триггер

Еще одной разновидностью динамических триггеров является J-K триггер. Он имеет

два информационных J и K , входы предустановки R и S и вход синхронизации С. Перепись информации с информационных входов происходит обычно по срезу лог. сигнала на входе С, т. е. при переходе этого сигнала из «1» в «0» (в отличие от D- триггера). Условное графическое изображение J-K триггера приведено на рис. 41.

Рис. 41. Условное графическое изображение J-K триггера Внутренняя структура J-K триггера на элементах И-НЕ представлена на рис. 42.

106

Рис.42. Внутренняя структура J-K триггера

При появлении лог. «1» на входе С, состояние входов J и K переписывается во внутренний триггер Т1 в том случае, если состояние выходов триггера Т2 - Q и

Q соответствует состоянию входов J и K соответственно. В противном случае

состояние Т1 не изменяется. После этого при появлении лог. «0» на входе С, состояние Т1 переписывается в Т2. Вследствие этого входная информация появляется на выходе по срезу сигнала на входе С. При наличии одновременно двух лог. «1» на входах J и K, выходное состояние триггера изменяется на противоположное от среза к срезу сигналов на входе С. Это замечательное свойство J-K триггера широко используется при построении дискретных счетчиков и таймеров. Таблица истинности этого триггера приведена ниже.

107

Следует отметить, что J-K – триггер может быть легко преобразован в D – триггер путем объединения входов J и K через инвертор.

3.5.5.Т - триггер

Т– триггер – это счетный триггер. Он имеет один вход – Т и входы предварительной установки. На счетный вход поступает тактовый сигнал. С приходом фронта или среза (зависит от типа триггера) тактового сигнала выходное состояние Т – триггера изменяется на противоположное. Т – триггеры реализуются с использованием динамических J-K - триггеров или D - триггеров. Реализация Т – триггера из J-K – триггера рассмотрена в предыдущем разделе: при этом на входы J и K подаются лог. «1». При этом триггер изменяет свое состояние на противоположное при появлении на входе С J-K – триггера (эквивалентен входу Т Т - триггера) среза лог. сигнала. При

реализации Т – триггера на основе D – триггера, необходимо инверсный выход Q

соединить с входом D. При этом триггер изменяет свое состояние на противоположное при появлении на входе С D – триггера (эквивалентен входу Т Т - триггера) фронта лог. сигнала. Пример временной диаграммы работы Т – триггера на основе D – триггера представлен на рис. 43.

108

Рис.43. Временные диаграммы работы Т – триггера.

3.5.6. Регистры

Различают регистры с параллельной записью (считыванием) информации и последовательной записью (считыванием) информации. Регистры состоят из триггеров, рассмотренных ранее.

Регистры с параллельной записью и считыванием информации (рис. 44) служат для хранения информации и называются регистрами памяти.

Рис. 44. Регистры памяти Изменение информации на выходе осуществляется после установки новой

комбинации данных D0…Dm при поступлении определенного уровня или фронта (среза) синхросигнала C0. Количество разрядов информации, одновременно записываемой в регистр называется разрядностью регистра. В качестве разрядов регистра используются триггеры со статической или динамической синхронизацией. Иногда регистры имеют и вход общего сброса. Наиболее часто для их реализации используются динамические D- триггеры. Условное графическое обозначение регистра памяти приведено на рис. 45.

109

Рис. 45. Условное графическое изображение регистра памяти

Регистры с последовательной записью и считыванием информации называют сдвигающими регистрами или регистрами сдвига. Запись слова информации в них производится последовательно разряд за разрядом при поступлении пакета синхроимпульсов. Также может выполняться и считывание информации. Обычно они выполняются на основе D или J-K триггеров с динамическим входом синхронизации. Пример внутренней структуры сдвигающего регистра на основе D – триггеров приведен на рис. 46.

Рис. 46. Структура сдвигающего регистра

При поступлении фронта синхросигнала С состояние входа Ds перепишется на выход

Q0 с задержкой tзад . Соответственно предыдущее состояние Q0 перепишется на выход

Q1 и т. д. Таким образом при поступлении фронта синхросигнала, слово информации сдвигается на один разряд вправо. Для полной записи слова необходимо подать столько синхроимпульсов сколько разрядов в слове. Считывание информации из

синхросигнала, так и параллельно одновременно со всех разрядов. Обычно такие регистры имеют объединенный вход сброса разрядов и параллельные входы пред установки, т. е. они могут работать как регистры памяти. При реализации сдвигающего регистра на J-K триггерах сдвиг информации осуществляется по срезу синхросигнала. Пример условного обозначения сдвигающего регистра приведен на рис. 47.

Рис. 47. Пример условного обозначения сдвигающего регистра Дальнейшее совершенствование привело к появлению реверсивных регистров сдвига. Эти устройства позволяют сдвигать записанную информацию как вправо, так и влево, в зависимости от выбранного специальным сигналом режима. По своей структуре они отличаются от обычного сдвигающего регистра наличием в своем составе мультиплексоров, позволяющих переключать входы разрядов, как к предыдущим выходам, так и к последующим. Пример условного обозначения реверсивного регистра представлен на рис. 48.

Рис. 48. Условное обозначение реверсивного регистра сдвига

3.5.7. Счетчики

На базе счетных триггеров можно построить цифровое устройство, получившее название электронного счетчика. Электронные счетчики (далее, просто счетчики)