Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

material1 / different / Chung-Yu Wu - Analog Circuit Design

.pdf
Скачиваний:
61
Добавлен:
05.06.2015
Размер:
29 Мб
Скачать
☆

9 - 4

*Compatible with all MOS technologies.

2.MOS capacitor

CHUNG-YU WU

metal

thin oxide

p+

P-sub

*Realizable only by NMOS and CMOS metal-gate technology.

*TC=25 ppm/oC Tolerance=±15% VC=25ppm/V

*Voltage-dependent capacitance

accumulation depletion

Co

(Co-1 Cd-1)-1

3. Poly (or metal ) to bulk silicon capacitor

Poly Si

Metal

n+

n+

Thin thermal oxide

Heavy n+ implant

P

*Realizable by NMOS and CMOS poly-Si-gate (metal-gate ) technologies.

+

* Need an extra mask to define the heavy n implant as the bottom plate.

* Can be trimmed by laser on poly-fuse. ( Poly-fuse : blown with 10-20mA )

* Bottom plate pn junction parasitic capacitance (≈ 15% − 30% ) * VC of the capacitor≈ -10ppm/V

9 - 5

* TC ≈ 20-50 ppm/oC

CHUNG-YU WU

*Tolerance ≈ ±15%

4.Poly to field implant region capacitor

poly-Si

field oxide

n+ p+

substrate

p-sub

*Realizable only by NMOS and CMOS Si-gate technologies with the field implant.

*Smaller oxide capacitance per unit area

Thick field oxide

*The capacitor’s bottom plate must be always connected to the substrate.

*Low quality dielectric oxide.

5.Metal to poly capacitor

metal

 

 

poly oxide

poly

CThick

CB

Thick oxide

P-sub

*Realizable by NMOS and CMOS Si-gate technologies.

*Interdielectric is poly-oxide.

*Extra mask to define the ploy-oxide pattern.

*Poly fuse trimming is possible.

*CVD oxide is not good as capacitor dielectric

9 - 6

CHUNG-YU WU

hysteresis in Q-V due to dielectric changing and

relaxation.

*For reliability consideration, the top metal layer must be larger than the poly oxide layer.

ÞCThick exists

Þparasitic capacitance

*VC=100ppm/v, TC=100ppm/oC

6.poly to poly capacitor

Co

 

 

 

 

 

CThick

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CB

poly to substrate parasitic cap.

 

 

deposited

Thin thermal

 

Vapor

 

oxides

oxide

 

 

 

 

 

 

Poly 2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Poly 1 Field oxide

P

*Realizable by NMOS and CMOS double-poly technologies.

*VC=100ppm/v TC=100ppm/ oC

*Double-poly

Þ EPROM or E 2 PROM are available

Þ may be applied in trimming

* The poly2 area may be smaller than the poly-oxide area

Þ small CThick

General Reference: D. J. Allstot and W. C Black, Jr., IEEE Proc. vol-71, pp967-986, 1983.

Co

CB

§ 9-3 Tolerance Considerations.

Resistors : Absolute tolerance ≈ ±20% ~ ±40%

Matching or ratio tolerance ≈ ±0.1% ~ ±10%

Capacitors: Absolute tolerance ≈ ±15%

Matching or ratio tolerance

Resistors :

9 - 7

≈ ±0.01% ~ ±1%

CHUNG-YU WU

 

 

R = Rs

L

,

 

 

 

 

 

R

=

 

 

L

-

 

 

 

Rs

»

 

 

L

-

 

W

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

W

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

W

 

 

 

 

 

 

 

R

 

 

 

L

 

 

 

 

 

Rs

 

 

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

If L is large Þ

 

 

 

 

 

L

» 0 Þ

 

 

 

R

»

 

 

 

W

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

 

 

 

 

 

W

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

é

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

2

ù1 / 2

 

 

 

 

 

ρ L

 

 

 

 

 

 

 

 

 

 

 

 

 

δ ρ ö

 

 

 

 

 

δL ö

 

 

æδW ö

æδXt

ö

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

æ

æ

 

 

 

 

 

 

 

 

 

 

R =

 

 

 

 

 

 

 

 

 

 

 

 

,

 

 

σ R =

êç

 

 

 

 

 

 

 

 

÷

+ç

 

 

 

 

 

÷

 

 

 

+ ç

 

 

 

 

 

÷

+

ç

 

 

÷

 

ú

 

Xt W

 

 

 

 

 

 

 

 

 

L

 

 

 

 

W

 

Xt

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ç

 

ρ ÷

è

 

ø

 

 

 

è

 

ø

 

è

 

ø

 

ú

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ê

 

 

 

 

 

 

 

 

ø

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

è

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

û

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ë

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

=

δW

 

 

 

 

 

 

 

 

 

for

 

 

 

 

 

long

 

 

resistor

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

W

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

* Long resistor pattern is recommended in precise resistors.

Capacitors:

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C =

ε sio 2

WL

 

 

 

 

 

 

 

C

=

 

 

 

 

W

 

+

 

 

 

 

L

+

 

 

 

 

ε si02

 

-

 

 

tox

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ε sio 2

 

 

 

tox

 

 

 

 

 

 

 

 

 

 

 

tox

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

W

 

 

 

 

 

 

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

edge effect

 

 

 

 

Oxide effect

 

 

 

 

CASE I : Absolute tolerance

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

=

 

 

 

 

 

W

+

 

 

 

 

L

(if W and L are small or

εsio 2 and

tox are

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

W

 

 

 

 

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

neglible)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

If W and

 

 

 

L are independent withσ l

 

= σ w

= σl

 

 

 

 

 

 

σ

 

 

C =σl

 

 

 

1

+

 

1

 

 

(random variation)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

W 2

L2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Assume L=W=d ,

 

σ C

=

 

2

 

 

 

 

 

l

 

 

is minimum

 

 

 

 

 

 

 

 

 

 

d

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Þ σ C

 

 

square( L=W ) < σ C

 

non -square( W ¹L )

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

For the same WL ,minimum perimeter leads to minimum telerance.

Circular shape?

CASEII : Ratio or Matching tolerance under geometry random variation

9 - 8

α º

C1

=

W1 L1

 

 

 

 

 

 

dα

=

 

dC1

-

 

dC2

 

 

 

 

 

 

 

 

CHUNG-YU WU

 

,

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C2

 

W2 L2

 

 

 

 

 

 

 

 

α C1

 

 

 

 

C2

 

 

 

 

 

 

 

 

σ dα = σ dc

2 +σ dc

 

 

 

2 =σl

1

 

 

 

+

1

+

1

+

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

L 2

 

W 2

 

 

L

2

 

W

2

 

 

α

 

 

c1

 

 

 

 

 

c2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

1

 

2

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

σ

l

 

 

 

 

 

 

L

2 +W

2

 

 

 

 

 

 

For W2=L2=d, σ dα

=

 

 

 

2 +

 

 

 

1

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

d

 

 

 

 

 

 

( αd )2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

α

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Þ σ dα

 

= 2

σ l

 

 

 

if

L1 = W1

=

 

αd

 

 

 

 

(1)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

d

 

 

 

 

 

 

 

 

 

 

 

 

 

α

 

min

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

square versus square

CASE III : Ratio tolerance under the uniform undercut effect Uniform undercut is not a random variation.

L2=d

x

W2=d

W1

x

L1

 

 

 

 

 

 

 

 

 

α º

C1

 

=

 

W1 L1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

d 2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

W L - P x + 4 x 2

 

W L - P x

α

actual

=

 

 

1 1

 

 

1

 

 

 

 

 

 

@

 

1

1

1

 

 

 

 

 

d 2 - P x +4

 

x2

 

d

2 - P

x

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

α

 

 

 

 

x

 

 

 

 

 

 

 

P

 

 

 

 

 

 

 

 

 

 

 

 

 

 

@

 

 

 

 

 

( P -

 

1

)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

α

 

 

d 2

 

 

2

 

 

α

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

P

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2( W + L )

IF

P =

 

 

1

Þ

 

 

α @ 0

 

i.e. 4d =

 

1

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

α

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

α

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

So

 

W1 L1 =αd 2

 

 

 

 

 

ü

 

 

 

 

 

 

 

 

 

 

2( W1 + L1 ) = 4dα

ý

 

 

 

 

 

 

 

 

 

 

 

 

 

þ

 

 

 

 

 

 

 

 

 

 

 

 

 

ÞW

 

 

= d( α - α 2 -α )

L = d( α + α 2 -α ) (2)

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

σ

l

 

 

 

 

 

 

2 α >>1 σ

l

 

 

 

 

 

 

 

 

 

σ dα =

 

 

 

 

 

6 -

 

 

 

@

 

 

6

 

 

 

 

 

 

 

 

 

d

 

 

 

 

 

 

d

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

α

 

 

 

 

 

 

 

 

 

 

 

α

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

If α =1 , both conditions(1) and (2) can be satisfied

Þ Ratio tolerance ¯

9 - 9

 

CASE IV : Ratio tolerance under edge and oxide effects

CHUNG-YU WU

 

 

 

 

Take

α =1

Þ unit capacitor array

 

D

D

D

D

D

 

 

 

D

 

 

 

D

 

 

 

 

 

 

 

 

C1

= 4

 

 

 

 

 

 

C

 

 

D

 

 

 

D

2

 

 

 

C2

 

 

 

 

 

 

 

 

 

 

 

D

C1

 

D

 

D

: Dummy capacitor

 

 

 

pattern

 

 

D

 

D

 

D

 

D

 

D

 

 

 

 

 

 

 

 

 

*Centralized structure to avoid the oxide effect.

*Dummy capacitor may be omitted to save area.

*Ratio tolerance can be ±0.06 %

Similarly, for resistors, we have

 

 

 

R1

 

R2

 

R1

 

R2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

dummy

 

 

 

 

 

 

dummy

resistor

 

 

 

 

 

 

resistor

* Ratio tolerance can be ±0.25 %

§9-4 The MOS Switch

1.The NMOS switch

1)If Vφ³V1+VTHN , MN on Þ V2=V1 full transimission

9 - 10

CHUNG-YU WU

Vφ

1

Mn

2

V1

V2

 

VBS

Example:

V1= 0V, Vφ= 3V Þ V2= 0

V1= 5V, Vφ= 8V, VTN =1.5V Þ V2= 5V 2) If V1 +VTHN >Vφ >VTHN , MN on

V2 =Vφ -VTHN

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Example: Vφ

= 5V ,

 

V1 = 5V ,

 

VTHN = 1.5V (under substrate

bias), VBS = 0V

 

 

 

 

 

 

 

 

 

 

 

 

ÞV2 = 3.5V

 

 

 

 

 

 

 

 

 

 

 

 

3) If Vφ <VTHN ,

M N off

 

 

 

 

 

 

 

 

 

 

 

 

Node 1 or 2 may be floating

 

 

 

 

 

 

 

 

 

 

 

 

Þ V1 or V2

will be gradually charged or discharged by the

leakage current in

 

MOS or PN junctions.

 

 

 

 

 

 

 

 

 

Vφ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

n+

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

p

 

 

 

 

 

 

 

 

 

 

 

 

 

 

If V = 0V

 

 

 

 

 

 

 

 

 

 

A

 

 

 

 

 

 

→ 0V by the n + p

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

time, V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

for a

very long

 

A

φ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

junction leakage current Þ Not allowable in circuit design

*When the switch is turned on or off, the charging or discharging current is nonlinear Þ Nonlinear resistor

Capacitance feedthrough effect:

9 - 11

Vφ

 

 

 

 

CHUNG-YU WU

 

 

 

C

 

Cgs

 

 

Cgd

 

 

1

 

 

2

-

 

 

 

 

 

 

C1

 

 

C2

+

Vout

Vφ : VDD ® 0

 

 

 

 

 

V1 f »V1i -VDD C

 

Cgs

 

 

gs

+ C

 

 

 

1

 

 

V2 f »V2 i -VDD C

Cgd

 

 

gd

+ C

 

 

 

 

1

 

 

error voltage

 

 

Example: Cgd ≈ 0.02PF, C2 = 2PF, VDD

= 10V , error voltage ≈ 0.1V

Compensation circuit:

 

 

 

 

V

 

 

 

V

−

φ

 

 

 

φ

1

2

2. The PMOS switch

Vφ

1

2

VDD

* Can pass high voltage without offset.

 

 

 

 

Example: Vφ = 0V ,

VDD = 5V =V1

 

 

 

 

Þ V2 = 5V

Q1 = source and

 

VGS

 

= 5V

 

 

9 - 12

* Can’t pass low voltage completely.

CHUNG-YU WU

Example: Vφ = 0V , V2 i = 5V , V1 =0V , VTP = 1.5V

ÞV2 f »1.5V ¹ 0V

3. The CMOS switch

Vφ

1

VDD

2

Vφ

*Full transmission

*The clock feedthrough effect can be greatly compensated, if

 

the delay between Vφ

and

V−

is zero.

 

 

 

 

φ

 

*

Nonlinear Cgs and

Cgd

and

the delay between Vφ and

 

V−

make the compensation of the feedthrough effect quite

 

φ

 

 

 

 

 

complicated.

 

 

 

*

If

V1 = 5V =Vφ ,V_ = 0V ,VDD = 5V ,VTN =|VTP |=1.5V

 

 

φ

 

 

 

 

V2 = 0V ®V2 = 5V -1.5V = 3.5V : NMOS and PMOS

 

V2

= 3.5V ®V2 = 5V : Only PMOS

 

If V1=0V, V2i=5V

 

 

 

 

 

V2 = 5V → V2 = 1.5V : NMOS and PMOS

 

 

V2 = 1.5V ®V2 =0V : Only NMOS

10 - 1

CHUNG-YU WU

Chapter 10 CMOS Bandgap References

§10-1 Basic Principles of Bandgap References (BGR)

VBE (on ) = mVtherm ln( I1 / IS )

I

S

 

= qAn

2

D

/ Q

B

 

I

S

:Reverse saturation current of a BJT

 

 

 

 

 

 

i

n

 

 

 

 

 

 

= Bni

2

 

 

 

 

 

 

 

A :Area of a BJT

 

 

D

 

 

 

 

 

 

 

= B 'ni

2T

 

 

 

 

QB :Base minority carrier charges

 

 

μ

 

 

 

 

where B and B' are

 

: Average diffusivity of carriers

 

 

D

 

 

constants, indep. of T.

 

 

 

 

 

 

 

 

= CT − n

 

 

 

 

C:Constant, indep. of T.

 

 

 

μ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

n:Temp. exponent.

 

 

 

n 2 = ET 3

exp(-V

/V )

 

E : Constant, indep. of T.

 

 

 

i

 

 

 

 

 

 

 

 

 

GO

therm

 

 

 

 

VGO : Energy gap.

Þ VBE (on)

I1 = GT α

= mVtherm ln[I1T −γ F exp(VGO /Vtherm )]

F :Constant , indep. of T.

γ = 4 - n

where I1 is the collector current and

G is a temp.-indep. constant.

Þ VBE (on ) = VGO -Vtherm [(γ -α) ln T - ln(FG )]

In general, the output voltage

Vout

is a sum of VBE (on ) , and KVtherm with a

weighting factor K such that

Vout

is nearly indep. of T.

VBE (on ) + KVtherm = Vout = VGO - mVtherm (γ -α) lnT + mVtherm [K + ln(FG )] …………(1)

dVout

 

 

 

= 0 =

mVthermo

[K + ln(FG )]-

mVthermo

(γ -α) lnT

-

mVthermo

(γ -α) +

d

V

 

 

 

 

 

 

dT

 

T =TO

 

TO

 

TO

 

 

 

O

 

 

TO

dT

GO

 

 

 

 

 

 

TO

 

 

 

 

 

 

 

 

 

 

 

æ d

ö

 

 

 

 

 

 

 

Þ K + ln( FG) = (γ -α) lnTO

+ (γ -α) - ç

 

VGO ÷

×

 

 

…..(2)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

è dT

ø

 

mVthermo

 

 

Substituting (2) into (1) , we have

Соседние файлы в папке different