- •А.Д. Чередов организация эвм и систем
- •Введение
- •Архитектуры, характеристики, классификация эвм
- •1.1. Однопроцессорные архитектуры эвм
- •Название фирм и разработанных ими risc-процессоров
- •Максимальное и среднее число команд, выполняемых в одном машинном цикле
- •1.2. Технические и эксплуатационные характеристики эвм
- •Результаты тестирования процессоров
- •1.3. Классификация эвм
- •1.3.1. Классификация эвм по назначению
- •1.3.2. Классификация эвм по функциональным возможностям и размерам
- •Сравнительные параметры различных классов эвм
- •Функциональная и структурная организация эвм
- •2.1. Связь между функциональной и структурной организацией эвм
- •2.2. Обобщенная структура эвм и пути её развития
- •Обрабатывающая подсистема
- •Подсистема памяти
- •Подсистема ввода-вывода
- •Подсистема управления и обслуживания
- •2.3. Структура и форматы команд эвм
- •Способ расширения кодов операции
- •2.4. Способы адресации информации в эвм
- •Классификация способов адресации по наличию адресной информации в команде Явная и неявная адресация
- •Классификация способов адресации по кратности обращения в память
- •Непосредственная адресация операнда
- •Прямая адресация операндов
- •Косвенная адресация операндов
- •Классификация способов формирования исполнительных адресов ячеек памяти
- •Относительная адресация ячейки оп Базирование способом суммирования
- •Относительная адресация с совмещением составляющих аи
- •Индексная адресация
- •Стековая адресация
- •2.5. Примеры форматов команд и способов адресации
- •2.5.1. Форматы команд и способы адресации в cisc-процессорах
- •Развитие системы команд процессоров архитектуры Intel
- •Общий формат команд
- •Способы адресации
- •2.5.2. Форматы команд и способы адресации в risc-процессорах
- •2.6. Типы данных
- •Данные со знаком
- •3. Функциональная и структурная организация центрального процессора эвм
- •3.1. Назначение и структура центрального процессора
- •3.2. Регистровые структуры центрального процессора
- •4. Регистры отладки и тестирования.
- •3.2.1. Основные функциональные регистры
- •Регистры общего назначения
- •Регистры сегментов и дескрипторы сегментов
- •Указатель команд
- •Регистр флагов
- •3.2.2. Регистры процессора обработки чисел с плавающей точкой
- •3.2.3. Системные регистры
- •3.2.4. Регистры отладки и тестирования
- •3.3. Назначение, классификация и организация цуу
- •3.3.1. Центральное устройство управления микропрограммного типа
- •3.3.2. Процедура выполнения команд
- •3.3.3. Принципы организации системы прерывания программ
- •Характеристики системы прерывания
- •Программно–управляемый приоритет прерывающих программ
- •Организация перехода к прерывающей программе
- •3.4. Назначение, классификация и организация алу
- •Классификация алу
- •Обобщенная структурная схема алу
- •Методы повышения быстродействия алу
- •4. Принципы организации подсистемы памяти эвм и вс
- •4.1. Иерархическая структура памяти эвм
- •4.2. Организация внутренней памяти процессора
- •4.3. Способы организации кэш-памяти
- •4.3.1. Общие сведения
- •Типовая структура кэш-памяти
- •4.3.2. Способы размещения данных в кэш-памяти
- •Прямое распределение
- •Полностью ассоциативное распределение
- •Частично ассоциативное распределение
- •Распределение секторов
- •4.3.3. Методы обновления строк основной памяти
- •Условия сохранения и обновления информации
- •Сквозная запись
- •Обратная запись
- •4.3.4. Методы замещения строк кэш-памяти
- •4.4. Принципы организации оперативной памяти
- •4.4.1. Общие положения
- •4.4.2. Методы управления памятью
- •Типы адресов
- •Распределение памяти фиксированными разделами
- •Распределение памяти разделами переменной величины
- •Перемещаемые разделы
- •4.4.3. Организация виртуальной памяти
- •Страничное распределение
- •Сегментное распределение
- •Странично-сегментное распределение
- •Свопинг
- •4.4.4. Методы повышения пропускной способности оперативной памяти
- •Выборка широким словом
- •Расслоение обращений
- •4.4.5. Методы защиты памяти
- •Защита памяти по граничным адресам
- •Защита памяти по маскам
- •Защита памяти по ключам
- •4.4.6. Методы ускорения процессов обмена между оп и взу
- •5. Принципы организации подсистемы ввода-вывода
- •5.1. Проблемы организации подсистем ввода-вывода
- •5.2. Способы организации передачи данных
- •Прямой доступ к памяти
- •5.3. Унификация средств обмена и интерфейсы эвм
- •5.3.1. Общая характеристика и классификация интерфейсов
- •5.3.2. Типы и характеристики стандартных шин
- •Характеристики стандартных шин
- •5.4. Современные и перспективные структуры подсистем ввода-вывода
- •6. Многопроцессорные и многомашинные вычислительные системы
- •6.1. Архитектуры вычислительных систем
- •6.2. Сильно связанные многопроцессорные системы
- •6.3. Слабосвязанные многопроцессорные системы
- •Список использованной литератуРы
- •Оглавление
Организация перехода к прерывающей программе
Вектор начального состояния прерывающей программы называют вектором прерывания. Он содержит всю необходимую информацию для перехода к прерывающей программе, в том числе ее начальный адрес. Каждому запросу (уровню) прерывания соответствует свой вектор прерывания, способный инициировать выполнение соответствующей прерывающей программы. Векторы прерывания обычно находятся в специально выделенных фиксированных ячейках памяти (стеке).
Главное место в процедуре перехода к прерывающей программе занимает передача из соответствующего регистра (регистров) процессора в память (стек) на сохранение текущего вектора состояния прерываемой программы (чтобы можно было вернуться к ее исполнению) и загрузка в регистр (регистры) процессора вектора прерывания прерывающей программы, к которой при этом переходит управление процессором.
Наиболее гибким и динамичным является векторное прерывание, при котором источник прерывания, выставляя запрос прерывания, посылает в процессор (выставляет на шины интерфейса) код адреса в памяти своего вектора прерывания.
При векторном прерывании каждому запросу прерывания или, другими словами, устройству — источнику прерывания, соответствует переход к начальному адресу соответствующей прерывающей программы, задаваемому вектором прерывания.
3.4. Назначение, классификация и организация алу
Арифметико-логическое устройство (АЛУ) является одной из основных функциональных частей процессора, осуществляющей непосредственное преобразование информации.
Все операции, выполняемые в АЛУ, можно разделить на следующие группы:
операции двоичной арифметики для чисел с фиксированной запятой;
операции двоичной (или шестнадцатеричной) арифметики для чисел с плавающей запятой;
операции десятичной арифметики (над числами, представленными в двоично-десятичном коде);
операции адресной арифметики (при модификации адресов команд);
операции специальной арифметики;
логические операции;
операции над алфавитно-цифровыми полями.
Современные универсальные ЭВМ обычно реализуют операции всех приведенных выше групп, а специализированные ЭВМ часто не имеют аппаратуры для обработки чисел с плавающей запятой, десятичных чисел и операций над алфавитно-цифровыми полями. В этом случае эти операции выполняются специальными подпрограммами.
Основными являются арифметические и логические операции.
К арифметическим операциям относятся сложение, вычитание, вычитание модулей ("короткие операции"), умножение и деление ("длинные операции"). Группу логических операций составляют операции дизъюнкции (логическое ИЛИ) и конъюнкции (логическое И) над многоразрядными двоичными словами, сравнение кодов на равенство. Специальные арифметические операции включают в себя нормализацию, арифметический сдвиг (сдвигаются только цифровые разряды, знаковый разряд остается на месте), логический сдвиг (знаковый разряд сдвигается вместе с цифровыми разрядами). Обширна группа операций редактирования алфавитно-цифровой информации.
Для выполнения перечисленных операций в АЛУ включаются следующие функциональные узлы:
сумматор для выполнения суммирования и других действий над кодами операндов;
регистры для хранения кодов операндов на время выполнения действий над ними;
сдвигатели для сдвига кода на один или несколько разрядов вправо или влево;
преобразователи для преобразования прямого кода числа в обратный или дополнительный код;
комбинационные схемы для реализации логических операций, мультиплексирования данных, управляемой передачи информации, формирования признаков результата и т.д.
Регистры и в некоторых случаях сумматоры имеют цепи управления приемом, выдачей и сбросом кодов операндов. Логические операции, операции сдвига и преобразования кодов могут выполняться не только специальными устройствами, но и с помощью дополнительных связей регистров и сумматора. В зависимости от типов используемых для суммирования базовых элементов различают комбинационные и накапливающие сумматоры.