Регистры состояния портов (paar, pbar).

Эти регистры обеспечивают считывание состояния портов A и B непосредственно с внешних выводов. Оба регистра предназначенны только для чтения и их содержимое отражает состояние внешних выводов портов на момент считывания. Запись в регисты состояния портов будет подтверждена сигналом DTACK/, но данные не будут записаны и это не приведет к изменению состояния последовательного интерфейса. Содержимое регистров состояния портов не изменяется после внешнего сброса.

Блок таймера 68230.

В структуру 68230 входит многофункциональный таймер, который взаимодействует с процессором через те же самые выводы, что параллельный интерфейс. С внешними устройствами (или с логикой обслуживания прерываний 68000) таймер взаимодействует через линии порта C. Внутренняя логика таймера позволяет выполнять различные функции, такие как формирование меандра с заданной частотой, формирование одиночных импульсов с программируемыми временными параметрами и одиночных или периодических запросов на прерывание, а также измерение частоты внешнего сигнала или длительности внешнего события. В состав таймера входит 24-разрядный счетчик работающий, как правило, на уменьшение. Путем выбора частоты счета и начального содержимого счетчика может быть обеспечена временная задержка между моментом запуска счетчика и моментом перехода его содержимого в состояние 0. Если счетчик запрограммирован на перезагрузку после перехода в состояние 0, то таким образом мы можем обеспечить формирование периодических временных интервалов.

Внутренняя структура таймера 68230 представлена на рис.20. Основным времязадающим элементом является 24-разрядный синхронный счетчик на уменьшение (CNTR), его загрузка производится из трех 8-разрядных регистров предзагрузки счетчика (CPR). В качестве входа частоты синхронизации счетчика может использоваться либо вход системной синхронизации (CLK), либо линия Tin порта C. Частота синхронизации может поступать на вход счетчика через предделитель на 32.

Когда при счете на уменьшение содержимое счетчика переходит в состояние 0, устанавливается флаг нуля (ZDS) регистра статуса таймера (TSR). Это событие может использоваться для установки активного уровня на выходе Tout. В этом случае Tout может использоваться в качестве выхода запроса на прерывание от таймера.

Режим работы таймера определяется состоянием битов в регистре управления таймера (TCR), формат которого представлен на рис.21. Биты регистра TCR можно объединить в четыре функциональные группы: управление Tout/TIACK/-выбор режима работы трех линий порта C (Tin, Tout, TIACK); управление перезагрузкой-будет ли осуществляться перезагрузка счетчика после перехода в 0 или счет будет продолжаться без перезагрузки; управление синхронизацией-выбор источника синхронизации и разрешение/запрет работы предделителя на 32; разрешение таймера-бит запуска/останова таймера.

68230 имеет независимый регистр вектора прерывания таймера (TIVR). Информация из него поступает на шину данных после установки активного уровня на входе подтверждения прерывания от таймера, TIACK/. После внешнего сброса 68230, регистр TIVR автоматически загружается значением $0F.