Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Элементы комбинационной схемотехники. Ч.1. Лабораторный практикум по курсу «Основы информационной техники». Учебное пособие
.pdf
Лабораторная работа 4
МУЛЬТИПЛЕКСОРЫ И ДЕМУЛЬТИПЛЕКСОРЫ
Цель: изучить принципы проектирования и работы устройств
коммутации электронных сигналов мультиплексоров и демультиплексоров.
Введение
Мультиплексором называется функциональный узел электронного устройства, предназначенный для поочередной коммутации
(переключения) информации, поступающей на один из n входов на
общий выход. Номер конкретной входной линии, подключаемой к
выходу определяется двоичным кодом, поданным на адресные
входы А
адресных m входов определяется соотношением п = 2
разом, мультиплексор реализует управляемую передачу данных от
нескольких входных линий в одну выходную.
Условное графическое обозначение
мультиплексора показано на рис. 4.1.
Функция мультиплексора на его
условном графическом обозначении
помечается буквами MUX (от англ. mul-
tiplexer).
В отечественной системе обозначений интегральных микросхем мультиплексоры имеют обозначение КП,
например К155КП1 (зарубежный аналог
74150). Существует большой ряд мультиплексоров, различных по назначению
и конструкции. Они различаются по
числу входов, по способам адресации,
наличием дополнительных входов разрешения и различных выходов (прямых и инверсных) и т.д.
В качестве примеров использования мультиплексора по прямому назначению можно привести следующие: построение многоканальных коммутаторов, мультиплексирование многоразрядных ли-
, ..., A1, А0. Связь между числом информационных n и
m–1
Рис. 4.1. Условное
графическое изображение
51
т
. Таким об-
4-канального
мультиплексора
ний адреса микросхем памяти; мультиплексирование выходных
данных тестопригодных больших ИС.
Линейный мультиплексор
Линейный мультиплексор MUX 4 → 1, примером которого может послужить ИС семейства ТТЛШ КР1533КП2
аналог 74ALS153), имеет два адресных входа A
активный уровень высокий. Данная ИС позволяет коммутировать
данные от четырех информационных входов на общую выходную
линию.
Логика работы четырехвходового мультиплексора представлена
в табл. 4.1, где A
реннего дешифратора; I
и A0 – адресный код; F3, F2, F1, F0 – выходы внут-
1
, I2, I1, I0 – входная информация; Y – общий
3
информационный выход.
Таблица истинности
А1 А0 F3 F2 F1 F0 Y
0 0 0 0 0 1 F0·I0
0 1 0 0 1 0 F1·I1
1 0 0 1 0 0 F2·I2
1 1 1 0 0 0 F3·I3
На основании табл. 4.1 выражение для выходной функции Y
можно представить с использованием выходов
дешифратора в виде
или с минтермами адресного кода
Y = F0 ⋅ I0 + F1 ⋅ I1 + F2 ⋅ I2 + F3 ⋅ I3; (4.1)
100 101 102 103
Схемы мультиплексоров, соответствующие уравнениям (4.1) и
(4.2), показаны на рис. 4.2.
1
(зарубежный
и A1, причем их
0
Таблица 4.1
F
внутреннего
0 – F3
.Y AAI AAI AAI AAI=⋅⋅+⋅⋅+⋅⋅+⋅⋅
(4.2)
1
Микросхема КР1533КП2 содержит два независимых мультиплексора
MUX 4
1 с общими адресными входами.
→
52
а б
Рис. 4.2. Схемы мультиплексоров: с внутренним дешифратором (а);
с минтермами адресного кода (б)
При построении схемы мультиплексоров с внутренним линейным дешифратором требуются логические элементы с меньшим
числом входов, однако при этом увеличивается время установления
выходного сигнала. Быстродействие мультиплексора может быть
повышено при исключении дешифратора, но для этого потребуется
использование схемы совпадения с большим числом входов.
Каскадирование мультиплексоров
В интегральном исполнении мультиплексоры выпускают на четыре, восемь или шестнадцать входов. Каскадирование позволяет
реализовать коммутацию произвольного числа входных линий на
базе серийных микросхем мультиплексоров меньшей разрядности.
Пример построения схемы мультиплексора на 16 входов на основе типовых 4-входовых мультиплексоров показан на рис. 4.3.
Младшие разряды адреса А
дам всех мультиплексоров первого уровня, на выходах которых
вырабатываются следующие функции:
dFIFIFIFI
=⋅+⋅+⋅+⋅
000112233
dFIFIFI FI
=⋅+⋅+⋅+⋅
104152637
dFIFIFI FI
=⋅+⋅+⋅+⋅
20819210311
dFI FI FI FI
=⋅ +⋅+⋅ +⋅
3 0 12 1 13 2 14 3 15
где I0, ..., I15 – входные переменные; F0, F1 F2, F3 – выходы внутренних дешифраторов:
, А0 подключаются к адресным вхо-
1
;
;
;
,
53
.;;;
f
f
f
f
AAFAAFAAFAAF ⋅=⋅=⋅=⋅=
013012011010
Рис. 4.3. Принципиальная схема 16-разрядного мультиплексора путем
каскадирования 4-разрядных мультиплексоров
А
Старшие разряды адреса
, A2 подаются на адресные входы
3
мультиплексора второго уровня, на выходе которого формируется
окончательная функция:
dfdfdfdfY ⋅+⋅+⋅+⋅= ,
33221100
где внутренние выходы дешифратора f0−f3 определяются следующими минтермами:
,,,.
AA
0 321 322 323 32
AA
AA
AA=⋅ =⋅ =⋅ =⋅
Пусть, например, значение адреса А3 А2 A1 А0 = 11012 = 1310. При
этом функция младшей части адреса принимает значение
54
1
=⋅= AAF и на выходах мультиплексоров первого уровня од-
011
d
новременно формируются сигналы
= F1·I13.
d
3
Функция старшей части адреса
редачу на выход значение сигнала d
3 3 3 1 13 3 2 1 0 13
= F1·I1, d1 = F1·I5, d2 = F1·I9,
0
1
=⋅= AAf
обеспечивает пе-
233
, т.е.
3
.Yfd fFI AAAAI=⋅=⋅⋅ = ⋅⋅⋅⋅
Демультиплексоры
Демультиплексором называется функциональный узел компьютера, предназначенный для коммутации (переключения) сигнала с
одного информационного входа D на один из n информационных
выходов Y. Номер выхода, на который в каждый такт машинного
времени передается значение входного сигнала, определяется адресным кодом А
ные выходы п связаны соотношением п = 2
, ..., A1, А0. Адресные входы т и информацион-
m–1
m
или т = log2 n.
Демультиплексор выполняет функцию, обратную функции
мультиплексора. С их помощью сигналы с одного информационного входа распределяются в требуемой последовательности по нескольким выходам. Применительно к мультиплексорам и демультиплексорам пользуются также термином «селекторы» данных.
Демультиплексоры широко применяются в информационноизмерительной технике. Как и мультиплексоры, они служат в качестве коммутаторов-распределителей информационных сигналов и
синхроимпульсов, для перенаправления
(демультиплексирования) данных и организации адресной логики в запоминающих устройствах, преобразования последовательного кода в параллельный. Число
выходов и распределение сигналов на них
определяются характером предполагаемой
нагрузки.
На условных графических обозначениях функция демультиплексора обозначается буквами DMX (рис. 4.4).
Рис. 4.4. Условное
графическое обозначение
демультиплексора
55
Принцип работы демультиплексора виден на примере схемы,
показанной на рис. 4.5, на котором обозначено: D – информационный вход; A – вход адреса; Y
, Y1 – выход.
0
Рис. 4.5. Схема демультиплексора DMX 1 → 2
Из рис. 4.5 видно, что при A = 0 сигнал информационного входа
D передается на выход Y
, а при A = 1 – на выход Y1.
0
Логика работы двухадресного демультиплексора представлена в
табл. 4.2, где D – информационный вход; А
Е – вход разрешения; х – безразличное состояние.
Таблица истинности демультиплексора DMX 1 → 4
Входы Выходы
E A1 А0 D Y3 Y1 Y2 Y0
1 0 0 0/1 1 1 1 1/0
1 0 1 0/1 1 1 1/0 1
1 1 0 0/1 1 1/0 1 1
1 1 1 0/1 1/0 1 1 1
0 0 0 х 1 1 1 0
0 0 1 х 1 1 0 1
0 1 0 х 1 0 1 1
0 1 1 х 0 1 1 1
, A0 – адресные входы;
1
Таблица 4.2
На рис. 4.6 представлены логические структуры простого демультиплексора DMX 1 → 4, который функционирует согласно
таблице истинности (см. табл. 4.2). Номера выходных выводов соответствуют двоичному коду на линиях адреса.
56
Так же, как мультиплексор, демультиплексор может быть реализован как с внутренним дешифратором (рис. 4.6,а), так и с адресными минтермами (рис. 4.6,б).
а б
Рис. 4.6. Схемы демультиплексоров: с внутренним дешифратором (а);
с совмещением адресных и входных переменных (б)
Работу устройства описывают следующие переключательные
функции:
() ;() ;
YDEAAYDEAA
=⋅⋅⋅ =⋅⋅⋅
010110
() ; () .
YDEAAYDEAA
=⋅⋅ ⋅ =⋅⋅⋅
210310
Схема демультиплексора с совмещением адресных и входных
переменных (см. рис. 4.6,б) обеспечивает высокое быстродействие,
однако требуется применение логических элементов с большим
числом входов.
Демультиплексоры с большим количеством выходов работают
по тому же принципу, только имеют более сложную схему.
Каскадирование демультиплексоров
Дешифраторы-демультиплексоры как самостоятельные изделия
имеют 4, 8 или 16 выходов. Если требуемое число выходных шин
превышает возможности одной микросхемы, дешифраторыдемультиплексоры наращиваются в систему путем каскадирования.
В этом отношении тут нет принципиального различия с мультиплексорами.
57
Каскадирование позволяет реализовать коммутацию одного
входного сигнала на произвольное число выходных линий на базе
серийных микросхем меньшей разрядности. Демультиплексоры,
выполненные по такой схеме, называются пирамидальными. В пирамидальных схемах наращивание производится ступенями, причем каждая последующая ступень имеет больше элементов, чем
предыдущая.
Пусть требуется реализовать демультиплексирование входного
сигнала на N выходных линий, определяемых M-разрядным адресным кодом, на базе типовых микросхем меньшей размерности вида
«1 → n».
Для этого следует использовать L = N/n типовых демультиплексоров с числом адресных входов m = log
n каждый. Число старших
2
адресных разрядов, равное разности M – т, используется дополни-
тельным «ведущим» демультиплексором, который располагается в
первом уровне схемы каскадирования. Ведущий демультиплексор
определяет поочередное включение одного из L микросхем де-
мультиплексоров второго уровня. Каскадирование демультиплексоров вида
«1 → 4» для реализации коммутатора «1 → 16» показа-
но на рис. 4.7.
Рис. 4.7. Пирамидальный демультиплексор 1 → 16
58
Пусть для схемы (рис. 4.7) адресный код А3A2А1А0 = 10102 и значение входного сигнала D = 1. Тогда на выходе ведущего демуль-
1
типлексора
ваются нулевые значения. Единичное значение сигнала F
ется на выход Y
ведомого демультиплексора согласно соотноше-
10
нию
=⋅⋅= DAAF
232
, а на остальных выходах устанавли-
переда-
2
.
DAAAAFAAY ⋅⋅⋅⋅=⋅⋅=
012320110
Пример пирамидального демультиплексора DMX 1 → 32 показан на рис. 4.8. Он составлен из одного демультиплексора DMX
1 → 4 и четырех – DMX 1 → 8.
Рис. 4.8. Пирамидальный демультиплексор вида DMX 1 → 32
Адрес единственного выхода, который находится в том же состоянии, что и информационный вход D составляется из двоичного
кода младших разрядов от 000
для всех выходных демультиплексоров) и кода старших – от 00
11
(входы A4 и A3, соответственно). Адресом выхода с номером 4
2
будет, таким образом, код A
ром 12 – A
4 А3 A2 A1 А0
= 011002. Они являются двоичными эквива-
до 1112 (входы A2, A1, А0 – общие
2
4 А3 A2 A1 А0
= 001002, а выхода с номе-
до
2
лентами десятичных чисел 4 и 12.
59
Следует отметить, что промышленностью демультиплексоры
как таковые не выпускаются, поскольку их режим может быть реализован как частный случай в других устройствах, например в дешифраторах, имеющих входы стробирования.
Дешифратор можно рассматривать как обращенный по входам
демультиплексор, у которого адресные входы стали информационными, а бывший информационный вход, на который подается
напряжение определенного уровня («лог. 0» или «лог. 1»), поддерживает напряжение выходных выводов в активном состоянии. Такие устройства называют дешифраторы-демультиплексоры.
Например, если у демультиплексора DMX 1 → 4 на информационном входе D поддерживать потенциал «лог. 0» или на разрешающем входе E «лог. 1», то схема будет работать как дешифратор
DC 2 → 4. Таким образом, между обоими типами рассматриваемых
устройств нет принципиальной разницы, а различие сводится к виду сигналов на одиночном входе: если они меняются во времени,
это демультиплексор, если нет – дешифратор. У дешифраторов
этот вход нередко отсутствует, и выходные сигналы на активном
выходе имеют одно наперед известное значение.
На рис. 4.9 приведена схема дешифратора-демультиплексора на
базе интегральной схемы К155ИД4 (зарубежный аналог 74155).
Дешифраторы-демультиплексоры
Рис. 4.9. Дешифратор-демультиплексор на ИС К155ИД4
Интегральная схема К155ИД4 представляет собой сдвоенный
дешифратор-демультиплексор DMX 1 → 4 с общими адресными
сигналами A
, A0. Входы разрешения выполняют функцию строби-
1
60
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]