Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Элементы комбинационной схемотехники. Ч.1. Лабораторный практикум по курсу «Основы информационной техники». Учебное пособие
.pdf
Y0 := (A = 0002);
Y1 := (A = 1112);
Y2 := (A ≤ 0112).
Исходя из вышеуказанного, составим таблицу истинности
(табл. 2.2).
Таблица истинности для схемы сравнения с заданными константами
A2 A1 A0 Y2 Y1 Y0
0 0 0 1 0 1
0 0 1 1 0 0
0 1 0 1 0 0
0 1 1 1 0 0
1 0 0 0 0 0
1 0 1 0 0 0
1 1 0 0 0 0
1 1 1 0 1 0
Таблица 2.2
На основании табл. 2.2 значения признаков отношения слова А с
константами запишутся в виде
0210121022
;;.YAAAYAAAYA=⋅⋅ =⋅⋅ =
(2.3)
Схема сравнения слова с константой, согласно выражению (2.3),
показана на рис. 2.2.
Рис. 2.2. Схема сравнения слова с константой
21
Схемы сравнения двоичных слов А и В
Многоразрядные двоичные слова равны, когда одновременно
попарно равны все их разряды, т.е. А(п) = В(п), если А
= Bi, где
i
i = 1, 2, ..., п.
Зададим условие равенства r
двух i-х разрядов чисел Аi и Вi
i
(табл. 2.3).
Таблица истинности для схемы сравнения на равенство
Ai B
r
i
i
0 0 1
0 1 0
1 0 0
1 1 1
Таблица 2.3
На основании табл. 2.3, получим:
,
MBABABAr =⊕=⋅+⋅=
(2.4)
iiiiiiii
где Мi – функция сложения по модулю два («Исключающее ИЛИ»).
Схемная реализация функции (2.4) показана на рис. 2.3.
а
Рис. 2.3. Элемент «Исключающее ИЛИ»: принципиальная схема (а);
условное графическое обозначение (б)
б
Признак равенства двух n-разрядных слов определяется логическим произведением поразрядных условий r
Yrr rMM M
=⋅ ××= ⋅ ××
AB n n n n
=− −
... ... .
11 1 1
:
i
(2.5)
Схема сравнения двух четырехразрядных слов А и В, согласно выражению (2.5), показана на рис. 2.4. Схема включает четыре логических элемента «Исключающее ИЛИ» и один конъюнктор «4И».
22
Рис. 2.4. Схема сравнения двух четырехразрядных слов А и В
При большой разрядности сравниваемых слов можно на первом
уровне получить признаки для четырехразрядных групп и на втором уровне реализовать общий флаг логическим умножением
групповых признаков, например при разрядности сравниваемых
слов n = 16 получим четыре групповых признака сравнения:
где верхние индексы обозначают номера разрядов в группах. Тогда
признак сравнения двух 16-разрядных слов запишется в виде
Структурная схема сравнения с групповой структурой для двух
16-разрядных слов показана на рис. 2.5.
15,1211,87,43,0
YYYY
BABABABA
====
YYYYY
⋅⋅⋅=
,;;;
15,1211,87,43,0
.
BABABABABA
=====
Рис. 2.5. Групповая структура схемы сравнения двух слов «на равенство»
23
Схемы сравнения двух слов «на больше»
A
Схема сравнения двух слов А и В «на больше» по абсолютному
значению вырабатывает признак Y
и строится по следующему
A > B
алгоритму:
−
анализ неравенства слов А и В выполняется последовательно
в направлении от старших разрядов к младшим;
−
младшие разряды включаются в анализ в том случае, если
старшие разряды равны (эквивалентны);
для получения признака строится дизъюнктивная сумма по-
−
разрядных условий.
Логика сравнения разрядов А и В представлена в табл. 2.4, где
С
– признак Аi > Вi; ri – условие подключения к анализу соседних
i
младших разрядов обоих слов.
Таблица истинности для схемы сравнения «на больше»
Ai B
C
i
r
i
0 0 0 1
0 1 0 0
1 0 1 0
1 1 0 1
На основании табл. 2.4 получаем выражения
i
Таблица 2.4
.;
MBABABArBAC =⊕=⋅+⋅=⋅= (2.6)
iiiiiiiiiii
С учетом выражения (2.6) и алгоритма анализа функцию признака
Y
представляем в виде
A > B
YCrC rr rC
=+⋅++⋅××⋅ (2.7)
AB n n n n n
>−−− −−
112 12 10
... ... .
Для сравнения двух четырехразрядных слов «на больше» признак неравенства, согласно выражению (2.7), представляем следующим образом:
YCrCrrCrrrC
=+⋅+⋅⋅+⋅⋅⋅=
AB
=⋅+⋅⋅+⋅⋅⋅+⋅⋅⋅⋅
B MAB MMAB MMMAB
33 322 3 211 3 2 100
3323213210
>
24
(2.8)
.
Схема сравнения «на больше» двух четырехразрядных слов А и
В, согласно соотношению (2.8), показана на рис. 2.6.
Рис. 2.6. Схема сравнения двух 4-разрядных слов «на больше»
Универсальная одноразрядная ячейка сравнения
Схема одноразрядной универсальной ячейки сравнения имеет
два входа и три выхода.
Каждый выход предназначен для получения выражения функции сравнения Y
ренным алгоритмам сравнения «на равенство» и «на больше» вводится дополнительное условие «на меньше». Очевидно, что алгоритм анализа разрядов будет аналогичен рассмотренному выше,
т.е. сравнение происходит последовательно, начиная со старшего
разряда, а младшие разряды подключаются к работе только в случае одинаковых значений в сравниваемых старших разрядах.
Логика сравнения разрядов А и В представлена в табл. 2.5, где
С
– признак Аi < Вi; ri – условие подключения к анализу соседних
i
младших разрядов обоих слов.
A = B
, Y
A > B
и Y
. В данном случае к уже рассмот-
A < B
25
Таблица 2.5
A
Таблица истинности для схемы сравнения «на меньше»
Ai B
C
i
r
i
i
0 0 0 1
0 1 1 0
1 0 0 0
1 1 0 1
На основании табл. 2.5 получаем выражения
.;
MBABABArBAC =⊕=⋅+⋅=⋅= (2.9)
iiiiiiiiiii
С учетом выражения (2.9) и приведенного выше алгоритма анализа
функция признака Y
ном (2.7). Для младшего числа разряда
может быть представлена в виде, аналогич-
A < B
BAY
.
BA⋅=<
00
Тогда схема универсальной ячейки сравнения, которая выполняет все три вида сравнения чисел: «на равенство», «на больше» и
«на меньше», может быть представлена, согласно рис. 2.7.
Рис. 2.7. Принципиальная схема одноразрядного компаратора
Для сравнения двух четырехразрядных слов «на меньше» признак неравенства, согласно выражению (2.7), представляем следующим образом:
YCrCrrCrrrC
=+⋅+⋅⋅+⋅⋅⋅=
AB
=⋅+ ⋅⋅+ ⋅ ⋅⋅+ ⋅ ⋅ ⋅⋅
BMABMMABMMMAB
33 322 3 211 3 2 100
3323213210
<
26
.
(2.10)
Таким образом, схема одноразрядной универсальной ячейки
сравнения (см. рис. 2.7) будет состоять из двух элементов «НЕ»,
одного элемента «ИЛИ-НЕ» и четырех элементов «И».
Схемы контроля четности
В вычислительной технике широко используется
контроль чет-
ности (синоним – по паритету или соответствию). Этот способ
основан на допущении, что при передаче цифровой информации в
двоичном числе чаще всего возникают одиночные ошибки – потеря
или появление лишней единицы. В
обоих случаях число единиц
изменится на одну. Если двоичное число имеет нечетное количество единиц, то в случае возникновения одиночной ошибки общее
число единиц окажется четным. Также верно и обратное утверждение.
На практике контроль четности осуществляется следующим образом. Для повышения эффективности контроля двоичное слово
разбивается на части, как правило, байты. Напомним, что каждый
байт содержит восемь битов (разрядов). К каждому байту добавляется дополнительный контрольный разряд. Содержимое контрольного разряда зависит от выбранного способа контроля (по четности
или нечетности). При контроле по четности значение контрольного
разряда выбирается таким, чтобы общее число единиц в байте и
контрольном бите было четным (табл. 2.6, 2.7). В этом случае значение контрольного (паритетного) бита определяется сложением
«по модулю два» значений разрядов байта.
Таблица 2.6
Контроль байта по четности
YКЧ
7 6 5 4 3 2 1 0
0 1 0 1 0 1 1 1 1
1 1 1 1 0 1 1 0 0
Номер разряда
Контроль байта по нечетности
YКН
1 1 0 1 0 1 1 1 1
0 1 1 1 0 1 1 0 0
Номер разряда
7 6 5 4 3 2 1 0
Таблица 2.7
В результате операции сложения по модулю два
YAAAAAAAA=⊕⊕⊕⊕⊕⊕⊕ (2.11)
КЧ01234567
27
значений разрядов байта с четным числом единиц получаем значе-
Y
ние контрольного байта
= 0. При сложении по модулю два зна-
KЧ
чений разрядов байта с нечетным числом единиц значение контрольного байта
Y
= 1.
KЧ
При контроле по нечетности значение контрольного бита выбирается из условия, чтобы количество единиц в байте с учетом содержимого контрольного разряда было нечетным. В этом случае
значение контрольного бита определяется следующим выражением:
.YAAAAAAAAY=⊕⊕⊕⊕⊕⊕⊕=
КН01234567КЧ
(2.12)
На практике контроль нечетности используется чаще, поскольку
он фиксирует полное пропадание информации. Контроль четности
(нечетности) предполагает формирование значений контрольных
разрядов до выполнения операции и проверку байта после выполнения операции с учетом контрольных разрядов. Например, при
записи байта в память компьютера одновременно автоматически
формируется (генерируется) значение его контрольного разряда.
При считывании хранимого байта осуществляется сложение по модулю два значений его разрядов совместно с контрольным битом,
согласно принятому способу контроля четности или нечетности.
Таким образом, для контроля по паритету требуется использование
дополнительных разрядов.
Схемы, которые обеспечивают получение значения контрольного разряда и проверку двоичного числа по признаку четности или
нечетности, называются
сто называют
схемами свертки, схемами контроля по модулю два,
схемами контроля четности. Еще их ча-
схемами контроля по паритету. Для получения условия четности
(2.11) требуется сложить по модулю два восьмиразрядного слова,
что реализуется с помощью ступенчатого включения двухвходовых
логических элементов «Исключающее ИЛИ»:
− на первом уровне получают функции Y
3 ÷Y0
:
;;;;
AAYAAYAAYAAY ⊕=⊕=⊕=⊕= (2.13)
763542321100
− на втором и третьем уровнях реализуются функции
40152 3 4 5
;;.YY YYYYMY Y=⊕ =⊕ =⊕ (2.14)
28
Функция M, согласно выражениям (2.13) и (2.14), принимает
значение «лог. 1» при нечетном числе единиц во входном байте и
значение «лог. 0» – при четном числе единиц во входном байте.
Для задания признака контроля вводится управляющий сигнал
V, который вместе с сигналом М поступает на входы схемы «Ис-
ключающее ИЛИ» в четвертом уровне. На прямом и инверсном
выходах этого уровня формируются прямое и инверсное значения
контрольного разряда:
.; VMYVMY ⊕=⊕=
Логика работы схемы контроля, показанной на рис. 2.8,а, представлена в табл. 2.8.
Таблица 2.8
На входах:
На входах:
Логика работы схемы контроля
Входы А7 –А0
четное число единиц 0 0 1
нечетное число единиц 0 1 0
четное число единиц 1 1 0
нечетное число единиц 1 0 1
V
Y
Y
Из табл. 2.8 видно, что при V = 0 на выходе Y генерируется значение контрольного разряда для контроля четности, при V = 1 на
выходе Y генерируется значение контрольного разряда для кон-
троля нечетности.
а б
Рис. 2.8. Схемы контроля по четности: ступенчатое включение элемента
«Исключающее ИЛИ» (а); условное графическое обозначение (б)
29
Устройства для проверки четности двоичных кодов выпускаются в виде самостоятельных изделий в нескольких сериях интегральных микросхем (ИС). Например, в семействе КМОП присутствует микросхема К564СА1 (зарубежный аналог 4531) – 12-разрядный определитель паритета двоичного слова (рис. 2.9,а), а в семействе ТТЛ имеется 8-разрядный определитель паритета двоичного слова К155ИП2 (зарубежный аналог 74LS280) 8-разрядный
(рис. 2.9,б).
а б
Рис. 2.9. Условные графические обозначения микросхем для контроля четности:
К564СА1 (а); К155ИП2 (б)
ИС К155ИП2 имеет восемь информационных входов I0 – I7 (или
от А до Н), два паритетных входа – разрешение четности EE (англ.
Even Enable) и разрешение нечетности OE (англ. Odd Enable) для
задания вида паритета и два выхода – паритет четности PE (англ.
Parity Even) и паритет нечетности PO (англ. Parity Odd).
Выходы ИС К155ИП2 – взаимодополняющие. Наличие двух
контрольных входов и двух выходов придает прибору дополнительные функциональные возможности. ИС может работать в режиме четного и нечетного паритета как в положительной, так и в
отрицательной логике. При поступлении на вход ЕЕ уровня «лог.
0», а на вход ОЕ уровня «лог. 1» схема реализует функцию «контроль четности»: при четном числе единиц на информационных
входах I
– I7 на четном выходе РЕ будет уровень «лог. 1». При не-
0
30
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]