Электронно-цифровые элементы и устройства. Лабораторный практикум. Учебное пособие

выхода устройства (нумерация ведется с нулевого разряда). Провести для второго разряда выхода минимизацию аналитическим методом, используя формулы алгебры логики, и с помощью матрицы Вейча – Карно. Составить для этого разряда функциональную схему.

Задание 25. Составить таблицу истинности устройства для возведения в квадрат трехразрядного двоичного числа. Записать логические функции для третьего и четвертого разрядов выхода устройства (нумерация ведется с нулевого разряда). Провести для этих разрядов выхода минимизацию аналитическим методом, используя формулы алгебры логики, и с помощью матрицы Вейча – Карно. Составить для этих разрядов функциональную схему.

Задание 26. Составить таблицу истинности устройства для возведения в квадрат трехразрядного двоичного числа. Записать логические функции для четвертого и пятого разрядов выхода устройства (нумерация ведется с нулевого разряда). Провести для этих разрядов выхода минимизацию аналитическим методом, используя формулы алгебры логики, и с помощью матрицы Вейча – Карно. Записать функции в базисе И-НЕ. Составить для этих разрядов функциональную схему.

Задание 27. Составить таблицу истинности устройства для суммирования двух двухразрядных двоичных чисел. Записать логические функции для нулевого и первого разрядов выхода устройства (нумерация ведется с нулевого разряда). Провести для нулевого разряда выхода минимизацию аналитическим методом, используя формулы алгебры логики, и с помощью матрицы Вейча – Карно. Составить для этого разряда функциональную схему.

Задание 28. Составить таблицу истинности устройства для суммирования двух двухразрядных двоичных чисел. Записать логические функции для нулевого и первого разрядов выхода устройства (нумерация ведется с нулевого разряда). Провести для первого разряда выхода минимизацию аналитическим методом, используя формулы алгебры логики, и с помощью матрицы Вейча – Карно. Составить для этого разряда функциональную схему.

31

Задание 29. Составить таблицу истинности устройства для суммирования двух двухразрядных двоичных чисел. Записать логические функции для первого и второго разрядов выхода устройства (нумерация ведется с нулевого разряда). Провести для второго разряда выхода минимизацию аналитическим методом, используя формулы алгебры логики, и с помощью матрицы Вейча – Карно. Записать функцию в базисе И-НЕ. Составить для этого разряда функциональную схему.

Содержание отчета

Отчет по лабораторной работе оформляется в соответствии с требованиями, предъявляемыми к оформлению лабораторных работ в вузе, и должен содержать следующие разделы: титульный лист, формулировку цели работы, постановку задачи в соответствии с вариантом задания, результаты работы в виде таблицы истинности, совершенных дизъюнктивных нормальных форм, минимизированных логических функций, матрицы Вейча – Карно и функциональной схемы.

Контрольные вопросы

1.Что такое логическая функция?

2.Как составляется таблица истинности?

3.Что такое СДНФ, СКНФ?

4.Как составить СДНФ по таблице истинности?

5.Как составить СКНФ по таблице истинности?

6.Какие логические операции вы знаете?

7.Как выполнить минимизацию СДНФ с помощью логических операций?

8.На какой логической операции базируется табличный метод минимизации?

9.Как кодируются клетки в матрице Вейча – Карно?

10.Какие клетки в матрице называются соседними?

11.Какие логические элементы используются при построении комбинационных схем?

32

Лабораторная работа № 2.

ИССЛЕДОВАНИЕ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

Цель работы: исследование поведения основных логических элементов при подаче на них двоичных потенциальных сигналов.

Краткие теоретические сведения

Работы по исследованию дискретных элементов выполняются на универсальном лабораторном стенде. В стенде размещены блок питания и элементы, обеспечивающие работоспособность стенда. Верхняя панель стенда изображена на рис. 11.

В разъём Х1 вставляются сменные платы – для каждой работы оригинальные. Светодиоды HL предназначены для индикации в двоичном коде результатов исследований, на семисегментном индикаторе HG1 результаты высвечиваются в шестнадцатеричном коде. Переключатели SA1, SA2, SA3, SA4 используются для задания логических значений входных переменных х: в нижнем положении переключателя задается “0”, ему соответствует постоянное напряжение0,0 – 0,4 В, в верхнем - “1”(напряжение 2,4-4,5 В). Назначение переключателя SA5 будет объяснено в работах, где он используется.

Рис. 11. Верхняя панель стенда

33

Электрическая принципиальная схема блока управления стенда приведена на рис. 12, блока индикации – на рис. 13.

Рис. 12. Схема блока управления

34

Рис. 13. Схема блока индикации

При нажатии кнопок SB1, SB2, SB3 на соответствующие контакты разъёма Х1 выдаётся “0”, а в отжатом состоянии“1”. После кнопки SB2 еще установлен инвертор и при её нажатии на контакт «выход НЕ» поступает “1”.

35

Описание сменной платы П1

Схема платы вместе отдельными узлами блоков управления и индикации представлена на рис. 14.

ной микросхемы (ИМС) малой степени интеграции 155К ЛЕ1); три элемента И-НЕ (элементы D2.1, D2.2, D2.3 в одном четырехэлементном корпусе ИМС К155ЛА3; один элемент в работе не

36

участвует); три элемента «Исключающее ИЛИ» (элементы D3.1, D3.2, D3.3 в четырехэлементном корпусе ИМС К155ЛП5). Таким образом, на плате П1 размещено всего 3 корпуса интегральных микросхем.

Необходимо заметить, что в одном корпусе ИС для схем малой интеграции может размещаться от одного до шести -эле ментов, что определяется сложностью элементов.

Все интегральные схемы платы относятся к одной 155 серии ИМС общего назначения, реализованной на транзисторнотранзисторной логике (ТТЛ) по традиционной технологии.

Описание исследуемых логических функций двух переменных

В табл. 4 дано описание и обозначения некоторых логических функций двух переменных, наиболее часто употребляемых в вычислительной технике и в математике.

Порядок выполнения работы

1. Исследование логических функций.

1.1. Исследование функции ИЛИ.

Из схемы платы П1 (рис. 14) выделите и изобразите отдельно схему реализации логической функции y1 = x1 Ú x2 . При

37

этом уровни переменныхx1, x2 изменяются переключателями SA1, SA2, а значение результата y1 отображается светодиодным индикатором HL4. Заготовьте таблицу истинности(табл. 5),

включающую SA1, SA2, x1, x2, y1.

Таблица 5

Выбирая разные комбинации x1, x2 и наблюдая y1, заполните таблицу истинности функции. Запишите по таблице истинности логические функции дляy1 в совершенной конъюнктивной нормальной форме (СКНФ) и совершенной дизъюнктивной нормальной форме (СДНФ). Используя законы алгебры логики, по-

кажите тождественность записанных функций выражению y1 = x1 Ú x2 .

1.2. Исследование функции ИЛИ-НЕ. Выполняется аналогично п. 1.1, но для функции y2 = x1 Ú x2 , а состояние y2 опре-

деляется по индикатору HL2.

1.3. Исследование функции И. Выполняется аналогично п. 1.1, но для функции y3 = x1 x2 , а состояние y3 определяется по

индикатору HL5.

1.4. Исследование функции И-НЕ. Выполняется аналогично п. 1.1, но для функции y4 = x1x2 , а состояние y4 определяется по индикатору HL3.

1.5. Исследование функции «исключающее ИЛИ» («неравнозначность», «сумма по модулю 2»). Выполняется аналогично п. 1.1, но для функции y5 = x1 Å x2 , а состояние y5 определяется по индикатору HL6.

38

По составленной таблице истинности синтезируйте функцию “исключающее ИЛИ” в базисе И-ИЛИ-НЕ (безотносительно

ксхеме рис. 14). Изобразите синтезированную схему.

1.6.Исследование функции «исключающее ИЛИ-НЕ» («равнозначность»). Выполняется аналогично п. 1.1, но для

функции y6 = x1 Å x2 , а состояние y6 определяется по индикато-

ру HL7.

2. Исследование одноразрядного полусумматора. Однораз-

рядный двоичный полусумматор в структурном виде представлен на рис. 15. Результат арифметического сложения двоичных цифр x1 и x2 обозначен как разряд суммы s, а перенос в старший разряд

– как разряд с.

Сумматор работает по правилам двоичной арифметики, результат легко оформить в виде таблицы истинности (рис. 15).

2.1. Используя переключатели SA1, SA2 в качестве булевых переменных x1, x2, светодиод HL6 для индикации суммы s, а HL5 для индикации переноса с выделите из рис. 14 и изобразите часть схемы, реализующей работу полусумматора.

Рис. 15. Условное графическое обозначение и таблица истинности полусумматора

2.2.Экспериментально исследуйте работу полусумматора, записав результаты для s и с в таблицы истинности как в п. 1.1.

2.3.Запишите уравнения для s и с по результатам экспери-

мента.

2.4.Запишите уравнения для s и с непосредственно по выделенной схеме.

2.5.Докажите тождественность уравнений по п. 2.3 и п. 2.4.

3. Исследование трёхразрядного устройства проверки на нечётность. В некоторых случаях у функции нескольких пере-

39

менных x требуется подсчитывать количество бит, имеющих значение логической единицы. Нередко достаточно ограничиться выяснением чётности (или нечётности) количества единичных бит. Эта задача решается с помощью вычислительного устройства. Принцип работы такого устройства легко понять напримере трехразрядной функции y = f (x3 , x2 , x1 ) , таблица истинности которой представлена на рис.16, где перечислены все возможные сочетания входных переменных х.

Рис. 16. Условное графическое обозначение и таблица истинности устройства проверки на нечетность

Очевидно, для нечётного количества бит должно получаться y=1. По таблице истинности легко синтезировать устройство проверки на нечётность.

3.1. Из рис. 14 выделите и изобразите часть схемы , относящейся к устройству проверки на нечётность. При этом источниками переменных x1, x2, x3, являются переключатели SA1, SA2, SA3, а индикатором выхода y – HL9.

3.2. Экспериментально получите таблицу истинности (аналогично п. 1.1) функции y и результаты сравните с таблицей рис. 16.

3.3.По таблице истинности п. 3.2. синтезируйте функцию y.

3.4.Составьте уравнение дляy по схеме, полученной в

п. 3.1.

3.5.Преобразуйте функцию y из п. 3.4 к базису И-НЕ.

3.6.Докажите тождественность уравнений из п. 3.3 и п. 3.5.

40