Электронно-цифровые элементы и устройства. Лабораторный практикум. Учебное пособие

К – коммутаторы и ключи: КН – напряжения; КП – прочие; КТ – тока;

Л – логические элементы: ЛА – И-НЕ; ЛБ – И-НЕ/ИЛИ-НЕ;

ЛД – расширители; ЛЕ – ИЛИ-НЕ; ЛИ – И;

ЛК – И-ИЛИ-НЕ/И-ИЛИ; ЛЛ – ИЛИ; ЛМ – ИЛИ-НЕ/ИЛИ; ЛН – НЕ; ЛП – прочие;

ЛР – И-ИЛИ-НЕ; ЛС – И-ИЛИ;

М – модуляторы; Н – наборы элементов:

НД – диодов; НЕ – конденсаторов;

НТ – транзисторов; НР – резисторов;

П – преобразователи:

ПА – цифроаналоговые; ПВ – аналого-цифровые; ПУ – уровня сигнала;

Р – запоминающие устройства: РВ – постоянные (ПЗУ); РЕ – ПЗУ масочного типа; РМ – оперативные;

РР – ПЗУ с электрическим стиранием и многократной перезаписью;

РТ – ПЗУ однократно программируемые; РУ – ОЗУ со схемами управления;

РФ – ПЗУ с ультрафиолетовым стиранием информации, многократно программируемые;

11

С – схемы сравнения:

СА – аналоговых сигналов (компараторы); СП – прочие;

Т – триггеры:

ТВ – JK – триггеры; ТД – динамические; ТЛ – Шмитта; ТМ – Д-триггеры; ТП – прочие;

ТР – RS-триггеры;

ТТ– Т- триггеры (счетные);

У– усилители;

Ф – фильтры; Х – многофункциональные элементы.

Основные отечественные серии интегральных схем и их зарубежные аналоги

Серии ИС ТТЛ, ТТЛШ

Достаточно подробное описание особенностей серий разного типа логики как отечественных, так и зарубежных ИС приведено в [2,3]. Ниже приведены некоторые наиболее распространенные серии.

1.ИС малой мощности и низкого быстродействия специального и общего назначения: 134, 136 – аналог SN54L; К158 – SN74L.

2.ИС средней мощности и быстродействия: 133 – SN54;

К155 – SN74;

сдиодами Шоттки: 533 – SN54LS; К555 – SN74LS;

улучшенной технологии и с диодами Шоттки: 1533 – SN54ALS; KP1533 – SN74ALS.

3. Повышенной мощности и быстродействия:130 – SN54H;

К131 – SN74H;

с диодами Шоттки: 530 – SN54S; К531 – SN74S;

улучшенной технологии и с диодами Шоттки: 1531 – SN54F; KP1531 – SN74F (fast – быстрая).

12

Стандартные величины напряжений для входов, выходов:

вход: «0» - 0 – 0,8 В; «1» - 2,2 – 5 В; выход: «0» - 0 - 0,4 В; «1» - 2,4 – 5 В.

Время задержки: 3 – 30 наносекунд (нс) на вентиль.

Основные серии ИС ЭСЛ

1.Отечественные серии ИС – 100, К100, 500, К500. Зарубежный аналог МС10000. Напряжение питания – минус 5,2 В. Время задержки на вентиль составляет 2 нс.

2.Отечественная серия К1500, напряжение питания – минус 4,5 В; типовое время задержки на вентиль составляет 1,5 - 0,75 нс. Зарубежный аналог - F100000 фирмы Fairchild.

Основные серии ИС на полевых транзисторах

1. ИС, изготовленные по традиционной технологии, отечественные – 164 серии с напряжением питания 3-15 В, зарубежные аналоги фирмы RCA - CD4000Е; К176 с напряжением питания 9 В; зарубежные аналоги CD4000А, CD4000.

2.ИС с диодами Шоттки отечественные: 564, К561 с напряжением питания 3-15 В; зарубежные аналоги CD4000B фирмы

RCA, MC14000B фирмы Motorola;

3.ИС, изготовленные по улучшенной технологии с диодами Шоттки отечественные КР1561, зарубежные аналоги CD4000UB, MC14000B фирмы Motorola; напряжение питания 3-18 В.

Отечественная серия 1564, К1564, 1554, КР1554, зарубежные аналоги - 54НС, 74НС, 54АС, 74АС. Напряжение питания 2-6 В.

Время задержки в наиболее быстродействующих сериях– до 5 нс/вентиль.

13

Лабораторная работа № 1.

РАЗРАБОТКА КОМБИНАЦИОННЫХ СХЕМ

Цель работы: приобретение навыков по составлению таблиц истинности, записи логических функций, минимизации логических функций и составлению комбинационных схем из -про стейших логических элементов.

Краткие теоретические сведения

Задача синтеза комбинационной схемы, представляющей собой дискретное устройство, выходы которого в любой момент времени однозначно определяются состоянием входов, состоит из следующих этапов:

-составления таблицы истинности для входов и выходов комбинационной схемы по условию задачи;

-записи логической функции или логических функций для всех разрядов выхода;

-минимизации логических функций;

-записи логических функций в заданном базисе;

-составления функциональной схемы.

Составление таблицы истинности

Составление таблицы истинности заключается в записи всех возможных состояний входных сигналов и соответствующих им состояний выходов.

Пример 1. Составить таблицу истинности устройства сравнения двух двухразрядных двоичных чисел, формирующего выход у=1, если А>B и y=0, если A £ B (табл. 1).

14

Пример 2. Составить таблицу истинности устройства для суммирования двух двухразрядных двоичных чисел (табл. 2).

* Десятичные числа в каждой строке первого столбца равны двоичному коду входа, составленного из ячеек второго-пятого столбцов этой же строки.

15

**Последний столбец с десятичными числами приведен для пояснения получаемого результата, заносимого в таблицу, и при составлении таблиц на практике он не записывается.

Запись логических функций

Логическую функцию, заданную в виде таблицы истинности, можно записать либо в виде совершенной дизъюнктивной нормальной формы (СДНФ) [3], либо совершенной конъюнктивной нормальной формы (СКНФ). Например, для функции, заданной таблицей истинности (табл. 3), записать СДНФ и СКНФ.

левые значения, и отрицания элементов с единичными значениями:

у= (х3 Ú х2 Ú х1)(х3 Ú х2 Ú х1)(х3 Ú х2 Ú х1).

Всоответствии с этим выражением у=0, если хотя бы одна элементарная дизъюнкция будет равна 0.

Чаще используется запись в виде СДНФ.

Составим дизъюнктивную нормальную форму по единицам у для примера 1:

y = A1 × A0 × B1 × B0 Ú A1 × A0 × B1 × B0 Ú A1 × A0 × B1 × B0 Ú

Ú A1 × A0 × B1 × B0 Ú A1 × A0 × B1 × B0 Ú A1 × A0 × B1 × B0.

Как видно, для каждой единицы выхода записываются конъюнкции всех разрядов входов, причем если разряд входа

16

имеет единичное значение, он пишется в прямом виде, если нулевое – инвертируется.

Для разрядов у1 и у2 примера 2:

y1 = A1 × A0 × В1 × B0 Ú A1 × A0 × B1 × B0 Ú A1 × A0 × B1 × B0 Ú

ÚA1 × A0 × B1 × B0 Ú A1 × A0 × B1 × B0 Ú A1× A0 × B1 × B0 Ú

ÚA1 × A0 × B1 × B0 Ú A1 × A0 × B1 × B0,

y2 = A1× A0 × В1 × B0 Ú A1 × A0 × B1 × B0 Ú A1 × A0 × B1× B0 Ú

Ú A1× A0 × B1 × B0 Ú A1 × A0 × B1 × B0 Ú A1 × A0 × B1× B0.

Минимизация логических функций

Основные законы алгебры логики, применяемые при преобразовании и минимизации логических функций:

- идемпотентные: x Ú x = x; x × x = x;

- коммутативные или переместительные: x Ú y = y Ú x; x × y = y × x;

- ассоциативные или сочетательные:

(x Ú y) Ú z = x Ú (y Ú z); (x × y) × z = x ×(y × z);

- дистрибутивные или распределительные:

- двойственности (теоремы де Моргана):

x Ú y = x × y; x × y = x Ú y;

- двойного отрицания: (x) = x = x ;

17

-обобщенного склеивания:

x× y Ú x × z Ú y × z = x × y Ú x × z;

(x Ú y) ×(x Ú z) ×(y Ú z) = (x Ú y) ×(x Ú z); x Ú x × y = x Ú y; x ×(x Ú y) = x × y .

Минимизация логических функций, записанных в виде СДНФ или СКНФ, выполняется либо аналитически, последовательным многократным использованием операций склеивания и поглощения, либо графическим методом с помощью матриц или диаграмм Вейча – Карно.

Для примера 1 проведем склеивание (если возможно) первой конъюнкции с последующими, второй – с последующими и т. д. (в данном примере склеились первая и четвертая, вторая и третья, вторая и четвертая, третья и пятая, четвертая и пятая, четвертая и шестая конъюнкции); в итоговое выражение запишем результаты склеивания и несклеенные конъюнкции:

y = A0 × B1× B0 Ú A1× A0 × B1 Ú A1× B1× B0 Ú A1× B1× B0 Ú

Ú A1× A0 × B1 Ú A1× A0 × B0.

Поскольку операции поглощения не проходят, повторим попытку склеивания с полученным выражением(склеиваются вторая и пятая, третья и четвертая конъюнкции):

y = A0 × B1× B0 Ú A1× B1 Ú A1× B1 Ú A1× A0 × B0 = A0 × B1× B0 Ú

Ú A1× B1 Ú A1× A0 × B0.

При ручной минимизации для небольшого количества входных переменных наиболее эффективно применение - диа грамм или матриц Вейча – Карно [4].

Исходной для минимизации является логическая функция в виде СДНФ либо таблица истинности. Если функция зависит от n

переменных, то СДНФ может содержать не более 2n конъюнк-

ций и матрица Вейча - Карно содержит 2n клеток, каждая из которых предназначена для записи результата соответствующей конъюнкции. Адресация клеток выполняется таким образом, что конъюнкции соседних по вертикали или горизонтали клеток -от личаются состоянием только одного элемента. Для двух переменных матрица Вейча – Карно имеет вид, приведенный на рис. 1.

18

Если в соответствии с логической функцией имеются единицы в соседних по вертикали или горизонтали клетках, то эти клетки объединяются (склеиваются) и переменная, имеющая различные значения для этих клеток, исчезает.

Вейча – Карно для этой функции содержит единицы в первой колонке, соответствующей х2=1 (рис. 2). В результате склеивания соседних клеток первой колонки получаем у=х2.

При определении минимальной нормальной дизъюнктивной формы (МДНФ) для числа переменных больше двух, необходимо составить матрицу Вейча – Карно и накрыть все единичные клетки минимальным количеством как можно больших прямо-

угольников с количеством клеток, равным 2m , но без нулевых клеток. Перекрытие прямоугольников допустимо. Количество конъюнкций в МДНФ будет равно числу прямоугольников, количество элементов в i-й конъюнкции равно n - mi .

Матрица Вейча – Карно для трех переменных представлена на рис. 3. В данном случае соседними клетками являются не только клетки, размещенные рядом как по вертикали, так и по горизонтали, но и клетки одной строки, расположенные на правой и левой границах матрицы. Адреса таких клеток отличаются состоянием только одного разряда. Такую матрицу можно свернуть в цилиндр с вертикальной осью. Следует обратить внимание на последовательность изменения разрядов в адресах клеток (00, 01, 11, 10), отличающуюся от обычного числового ряда.

19

Для четырех переменных адресация осуществляется таким образом, что матрица Вейча – Карно при сворачивании в тор обеспечивает соседство клеток по обеим осям.

а

б

Рис. 3. Адресация клеток матрицы для трёх переменных: а - в символьном; б – в численном виде

На рис. 4 в клетках указаны десятичные адреса, полученные из соответствующей двоичной кодировки строк и столбцов матрицы по входным переменным (рис. 5).

Рис. 4. Матрица для четырех переменных

20