Электронно-цифровые элементы и устройства. Лабораторный практикум. Учебное пособие

4. Исследование устройства побитового сравнения двух двухразрядных чисел. Нередко возникает задача сравнения двух чисел. Например, некоторое событие должно произойти в точно установленное время. Для этого с помощью сравнивающего устройства (его часто называют компаратором) автоматически ведётся непрерывное сравнение текущего времени с заданным. Пока равенства нет, сравнивающее устройство выдаёт логический нуль, а в момент равенства выдаётся единица.

В общем случае ставится задача непрерывного сравнения двух изменяемых n-разрядных двоичных чисел xn-1…x2x1x0 и zn-1…z2z1z0 и выдачи логической единицы в момент, когда все соответственные разряды одинаковы, т. е. xi=zi для 0 £ i £ n -1.

Построение сравнивающего устройства можно выполнить следующим образом. Необходимо составить 2n-разрядное число xn-1…x2x1x0zn-1…z2z1z0, перебрать все возможные значения этого числа и обнаружить, когда xi=zi для всех значений i.

Для этого составляется таблица истинности, в которой y=1, когда числа равны. Полученное уравнение реализуется в виде комбинационной схемы. Этот способ пригоден для малыхn. В общем случае компараторы строятся из схем для каждого бита.

Очевидно, чем больше n, тем устройство сложнее. В работе выбрано n=2, т. е. сравниваются числа x1x0 и z1z0. В качестве источников x1, x0 используются переключатели SA1, SA4, а z1, z0 задаются переключателями SA2, SA5 соответственно. Результат сравнения наблюдается с помощью светодиода HL1.

4.1.Используя переключатели SA1, SA4, SA2, SA5 в качестве переменных x1, x0, z1, z0 , а индикатор HL1 для фиксации результата y, выделите из рис. 14 и изобразите отдельно часть схемы, реализующей сравнивающее устройство на элементах D3. 1, D3. 3, D1. 4.

4.2.Экспериментально исследуйте работу устройства побитового сравнения, устанавливая все возможные значения переменных x1, x0, z1, z0 и записывая результаты в таблицу истинности аналогично п. 1.1.

4.3.Запишите логическое уравнение дляy по таблице истинности из п. 4.2.

41

4.4. Составьте логическое уравнение для y непосредственно по схеме из п. 4.1.

4.5.Докажите тождественность уравнений из п. 4.3 и п. 4.4.

4.6.Минимизируйте уравнение для y из п. 4.3.

4.7.Синтезируйте схему по минимизированному уравнению из п. 4.6. Сравните полученную схему со схемой из п. 4.1.

Содержание отчета

В отчете должна быть цель работы, а также материалы по всем пунктам исследования 1 – 4, т. е. фрагменты схем, таблицы истинности, логические выражения с необходимыми логическими преобразованиями, синтезированные функциональные схемы. Учащийся обязан объяснить работу схем, назначение соединений, результаты экспериментов, обосновать с использованием аксиом и законов алгебры логики выполненные преобразования логических функций.

Контрольные вопросы

1.Как условно изображаются на функциональных схемах логические элементы ИЛИ, ИЛИ-НЕ, И, И-НЕ, НЕ, “исключающее ИЛИ”?

2.Что такое потенциальные элементы?

3.Как расшифровываются символьные обозначения интегральных схем К155ЛЕ1, К155ЛА3, К155ЛП5?

4.Чем отличаются серии ИС К155, К555, 533, 1533?

5.Что такое транзисторно-транзисторная логика(ТТЛ),

ТТЛШ?

6.Что такое комплементарная логика?

7.Что такое комбинационная схема?

8.Как записывается логическое выражение для функции «неравнозначность»?

9.Что такое конъюнкция?

10.Что такое дизъюнкция?

11.Что такое СДНФ? Как составляется логическая функция

вСДНФ по таблице истинности?

12.Какая разница между СДНФ и ДНФ?

42

13.Что такое СКНФ? Как составляется логическая функция

вСКНФ по таблице истинности?

14.Как преобразовать логическую функцию из СКНФ в

СДНФ?

15.Чем отличается одноразрядный сумматор от одноразрядного полусумматора?

16.Почему в СДНФ можно сокращать одинаковые конъ-

юнкции?

17.Что такое бит, байт?

Лабораторная работа № 3.

ИССЛЕДОВАНИЕ КОМБИНАЦИОННЫХ УСТРОЙСТВ И ЗНАКОВОГО ИНДИКАТОРА

Цель работы: изучение работы дешифратора, мультиплексора, демультиплексора, знакового индикатора. Работа выполняется на сменной плате П4.

Краткие теоретические сведения

Исследуемые элементы (дешифратор, мультиплексор, демультиплексор) могут применяться как в виде отдельных микросхем, так и входить в состав более сложных устройств в интегральном исполнении, таких, как микропроцессоры, микроконтроллеры. Эти элементы относятся к комбинационным устройствам, изменяющим состояние выходов в соответствии с изменением только состояний входов и практически одновременно с ними. Задержка изменения сигналов на выходах относительно входных сигналов составляет величины от наносекунд или десятков наносекунд и зависит от серии микросхемы.

Дешифратором называется комбинационная схема, преобразующая параллельный двоичный код в унитарный. В унитарных кодах состояние только одного разряда отличается отос тальных. Обычно отличающийся разряд имеет единичное состояние, остальные разряды – нулевые. Номер отличающегося разряда в выходном унитарном коде равен преобразуемому двоичному коду. Помимо информационных входов с преобразуемым кодом дешифраторы зачастую имеют один или несколько входов -раз решения выполнения операции (EN - enable).

43

Демультиплексор – это комбинационная схема, выполняющая передачу состояния с единственного информационного входа на выбранный выход. Задают номер выхода, на который будет передано состояние входа, кодом адреса, подаваемого на адресные входы демультиплексора.

Мультиплексор – это комбинационная схема, выполняющая передачу состояния с выбранного входа на единственный выход. Так же как и демультиплексор, мультиплексор имеет адресные входы, но в отличие от него у мультиплексора множество информационных входов и единственный выход.

Совместно мультиплексор и демультиплексор часто применяют для последовательной передачи информации на большие расстояния с экономным использованием оборудования. Схема четырёхканальной системы приведена на рис. 17.

Рис. 17. Система передачи данных

Для упрощения изложения будем считать, что имеется четыре источника информации– переключатели SD3, SD2, SD1, SD0, каждый из которых в любой момент времени может быть замкнут или разомкнут, т.е. выдавать логический нуль (переключатель замкнут), или логическую единицу(разомкнут). Получающийся двоичный код x3x2x1x0 поступает на входы D мультиплексора на интегральной микросхеме D1.

С помощью переключателей SA1, SA0 на адресный вход A подаётся определённый кодa1a0. В зависимости от кода a1a0 к выходу F микросхемы подключается только один разряд из кода

44

x3x2x1x0. Например, когда a1a0=01, то будет задействован только вход 1, и состояние выхода будет соответствовать состоянию входа х1, т.е. F=x1. Таким образом, перебрав все возможные значения кода a1a0, можно обеспечить поочерёдное подключение всех линий с сигналами x3, x2 , x1, x0 к выходу F мультиплексора.

Передача информации может происходить в двух режимах:

-код адреса a1a0 сохраняется все время, пока идет передача информации с выбранного входа, затем происходит переключение на другой вход – последовательная передача информации по каналам;

-код адреса изменяется со скоростью, значительно превышающей скорость изменения сигналов на входах мультиплексора

ипередача одного бита информации с одного входа мультиплексора на соответствующий выход демультиплексора может происходить за несколько циклов изменения адреса. Такие системы зачастую называют системами передачи информации с временным уплотнением.

Помимо работы мультиплексоров в системах передачи данных они часто используются как генераторы функций, выполняющие преобразование малоразрядных кодов в соответствии с реализуемой функцией. Для этого адресные входы мультиплексора соединяются с внешними входами, на которые подают коды аргументов функции, а информационные входы соединяют с ши-

информационный, получим соответствующее изменение состоя-

45

ния выбранного выхода, т.е. передачу информации на выбранный выход. Также можно считать, что дешифратор двоичного кода– это демультиплексор, у которого информационный вход постоянный. Так, для демультиплексора из рис. 17 можно установить I=1, и тогда при каждом коде a1a0 только на одном определённом выходе будет “1”, а на остальных выходах будут“0”. Например, при a1a0=11 получится

Семисегментный знаковый индикатор HG1 изображен на рис. 20 в условной форме. В действительности индикаторное устройство состоит из двух интегральных микросхемD1, D2, изображенных на рис. 19. ИМС D2 является собственно индикатором, имеющим входы a…h, а D1 – постоянное ЗУ(PROM), преобразующее пятиразрядный код в сигналы для сегментов, называемое зачастую также дешифратором или преобразователем кода. На рис. 20 показано обозначение сегментов, причём h – десятичная точка. При подаче на входы 1 – 5 , например, нулей, напряжения появляются на сегментах a, b, c, d, e, f, и высвечивается нуль. Преобразователь кода D1 подает напряжение на сегменты индикатора D2, когда сигнал разрешенияV=0. При высоком уровне V сегменты индикатора не светятся.

Описание сменной платы 4П. Схема платы с блоками управления и индикации представлена на рис. 21. Дешифратор, преобразующий трехразрядный двоичный кодa3a2a1 в унитарный код “1 из 8”, выполнен на ИМС D1 - К155ИД4. Вход EN (Enable – разрешение) предназначен для разрешения работы дешиф-

46

ратора: при постоянном EN=0 дешифратор формирует на выходах унитарный код, при EN=1 на всех выходах высокий уровень. Если EN изменяется - микросхема выполняет функции демультиплексора. Признаком того, что разрешение работы дешифратора происходит низким уровнем сигнала, служит окружность на входе EN. Аналогично, окружности на выходах дешифратора говорят о том, что в унитарном коде выбранный выход имеет низкий уровень, на всех остальных выходах– логические единицы. Для ИМС средней и большой степени интеграции окружность на выводе служит признаком активного низкого уровня.

Рис. 21. Схема сменной платы П4

47

Таким образом, при установке определённого входного кода a3a2a1 и EN=0 только на одном из восьми выходов будет логический ноль, а на остальных– логические единицы. А при EN=1 на всех восьми выходах будут логические единицы.

Мультиплексор, подключающий один из восьми каналов D к выходу К с инверсией, выполнен на микросхеме D2 – К155КП5А. Выбор канала производится с помощью адресного кода.

Демультиплексор выполнен на микросхеме D1. Значение сигнала в каналеF задаётся кнопкой SB2. Логический уровень, сформированный этой кнопкой (“0” или “1”), появляется на выходе с номером, соответствующим значению кодаa3a2a1. Например, при a3a2a1=011 и EN=0 (т.е. SB2 нажата) ноль будет только на выходе 3, что отображается светодиодами HL2 – HL9. А при EN=1 (кнопка SB2 не нажата) логические единицы будут на всех выходах (индикаторы HL2 – HL9 светятся).

В лабораторной работе мультиплексор и демультиплексор исследуются отдельно, независимо друг от друга, не образуя системы передачи данных.

На плате П4 также установлен регистр D3. Информация на его вход подаётся от переключателей SA1, SA2, SA3 и записывается кнопкой SB3. Выход регистра подключен к адресному входу мультиплексора D2 и его адресное слово не изменяется при любых манипуляциях с ключами до тех пор, пока с помощью SB3 не будет записана новая информация.

Порядок выполнения работы

1. Исследование дешифратора и демультиплексора.

1.1.Из рис. 21 выделите и изобразите отдельно схему де - шифратора с ключами, кнопкой и двоичными индикаторами.

1.2.Заготовьте таблицу с колонками для адресных сигналов, сигнала разрешения F, выходных сигналов (табл. 6). В таблице заготовьте шестнадцать строк для результатов исследования.

1.3.Наберите нулевой адрес переключателями SA3, SA2, SA1, запишите в таблицу его код (SA1 – младший разряд). Не нажимая кнопку SB2, запишите состояние выходов по показаниям индикаторов (светящийся индикатор указывает на логическую

48

единицу). Нажав и удерживая нажатое состояние кнопкиSB2, запишите состояние выходов.

Таблица 6

1.4. Повторите п. 1.3 для всех возможных адресных кодов. 1.5. Заготовьте временные диаграммы, как показано на

рис. 22. Начиная с нулевого адреса, задаваемого переключателями SA1, SA2, SA3, и изменяя состояние сигнала F с помощью кнопки SB2, достройте временные диаграммы для выходов у0, у1, у2, у3, наблюдая их состояние по индикаторам HL2, HL3, HL4, HL5. Объясните работу дешифратора и демультиплексора.

Рис. 22. Временные диаграммы работы демультиплексора

49

2. Исследование мультиплексора. Параллельный код на плате П4 подводится к мультиплексору MUX D2 с выхода дешифратора D1 (рис. 21). Изменяя с помощью переключателей SA1, SA2, SA3 адресный код на входе дешифратора, получаем унитарный код “1 из 8” на выходе DC, который контролируется индикаторами HL2…HL9. Однобитовый код на выходе мультиплексора определяется по свечению индикатора HL1. Адрес выбираемого входа для мультиплексора на плате П4 также задается переключателями SA1, SA2, SA3, но в отличие от дешифратора он фиксируется в регистре D3 импульсом, подаваемым с кнопки SB3. Чтобы задать необходимый адрес выбираемого входа, мультиплексору следует набрать код этого адреса переключателями SA1, SA2, SA3, нажать и отпустить кнопку SB3. Заданный адрес будет сохраняться в регистре до тех пор, пока не будет записан другой адрес импульсом с кнопки SB3 или не будет выключено питание стенда.

2.1. Из рис. 21 выделите и изобразите отдельно схему демультиплексора.

2.2.Заготовьте таблицу, содержащую адресный код -де шифратора в двоичном и шестнадцатеричном виде и значение кода на выходе схемы D2. Таблица должна содержать 8 строк для записи экспериментальных данных. Она подобна табл. 6, но взамен четвертого столбца с состоянием сигнала F (кнопка SB2) следует записывать шестнадцатеричный код адреса, после столбца с у0 (HL2) необходимо добавить еще один столбец для записи состояния выхода К мультиплексора, отображаемого индикатором HL1.

2.3.С помощью переключателей SA3, SA2, SA1 и формирователя импульсов с кнопкой SB3 запишите в регистр код 6.

2.4.Переведя микросхему D1 в режим дешифратора, переберите все варианты адресного кода дешифратора и для каждого кода запишите состояние выходов дешифратора и мультиплексора.

2.5.Объясните письменно результаты экспериментов.

3.Исследование шестнадцатеричного индикатора.

3.1.Изобразите схему расположения сегментов индикатора

(рис. 20).

50