Рисунок 2.13.2 - Результат моделирования масштабируемого дешифратора 4-
16 в режиме Functional.
21
3 Приоритетный шифратор 6-3
3.1 Таблица истинности
Приоритетные шифраторы выполняют более сложную операцию. При работе компьютера и в других устройствах часто решается задача определения приоритетного претендента на пользование каким либо ресурсом. Несколько конкурентов выставляют свои запросы на обслуживание, которые не могут быть удовлетворены одновременно. Нужно выбрать того, кому предоставляется право первоочерёдного обслуживания.
Приоритетный шифратор вырабатывает на выходе двоичный номер старшего запроса. Отсюда следует, что при наличии всего одного возбуждённого входа приоритетный шифратор работает так же, как и двоичный.
В таблице 6 представлена таблица истинности устройства.
Таблица 6 - Таблица истинности приоритетного шифратора 6-3
|
|
|
Входы |
|
|
|
|
Выходы |
|
||
|
|
|
|
|
|
|
|
|
|
|
|
E |
|
|
x |
|
|
|
|
a |
|
G |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
5 |
4 |
3 |
|
2 |
1 |
0 |
2 |
1 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
x |
x |
x |
|
x |
x |
x |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
0 |
0 |
|
0 |
0 |
1 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
0 |
0 |
|
0 |
1 |
x |
0 |
0 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
0 |
0 |
|
1 |
x |
x |
0 |
1 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
0 |
1 |
|
x |
x |
x |
0 |
1 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
1 |
x |
|
x |
x |
x |
1 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
1 |
x |
x |
|
x |
x |
x |
1 |
0 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
0 |
0 |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
22
3.2 Формула
G E x5 x4 x3 x2 x1 x0
E x5 x4 x3 x2 x1
E x5 x4 x3 x2
E x5 x4 x3
E x5 x4
E x5
G E x5 x4 x3 x2 x1 x0
E x5 x4 x3 x2 x1
E x5 x4 x3 x2
E x5 x4 x3
E x5 x4
E x5
z0 E x5 x4 x3 x2 x1 x0 z1 E x5 x4 x3 x2 x1
z2 E x5 x4 x3 x2 z3 E x5 x4 x3
z4 E x5 x4 z5 E x5
G z0 z1 z2 z3 z4 z5 a2 z4 z5
a1 z2 z3
a0 z1 z3 z5
23
3.3 Функциональная схема
На рисунке 3.3.1 представлена функциональная схема приоритетного шифратора 6-3.
Рисунок 3.3.1 - Функциональная схема приоритетного шифратора 6-3
3.4 Моделирование
Рисунок 3.4.1 - Результат функционального моделирования приоритетного шифратора 6-3 в режиме Timing
24
Рисунок 3.4.2 - Результат функционального моделирования приоритетного шифратора 6-3 в режиме Timing
3.5 Код на HDL
На рисунке 3.5.1 представлено описание устройства на HDL.
Рисунок 3.5.1 – Приоритетный шифратор на HDL
25
3.6 Схема из RTL viewer для кода HDL
На рисунке 3.6.1 представлена схема из RTL viewer для кода на HDL.
Рисунок 3.6.1 – Схема из RTL viewer для кода HDL приоритетного шифратора 6-3
3.7 Моделирование устройства, описанного кодом HDL
На рисунке 3.7.1 и 3.7.2 представлено моделирование приоритетного шифратора 6-3, описанного кодом HDL.
Рисунок 3.7.1 - Результат моделирования приоритетного шифратора 6-3 в
режиме Timing
26
Рисунок 3.7.2 - Результат моделирования приоритетного шифратора 6-3 в
режиме Functional
27
Заключение
В результате выполнения работы было изучены шифраторы и дешифраторы на разных базисах и получены навыки увеличения их размерности.
Были построены схемы: шифратор с 4-мя входами в базисе И-НЕ, на его основе шифратор с 8-ью входами в базисе И-НЕ, дешифратор с 8-ью выходами в базисе И, ИЛИ, НЕ, на его основе дешифратор с 16-ью выходами в базисе И, ИЛИ, НЕ, приоритетный шифратор с 6-ью входами в базисе ИЛИ-НЕ. Было проведено моделирование схем. Таблица истинности и результаты моделирования совпадают не полностью из-за задержки модулей, что нормально в реальных условиях. Таблица истинности и результат функционального моделирования полностью совпадают.
28