- •1.Процессоры. Иерархия языков вт
- •Иерархия языков вт
- •2.Алу для сложения чисел с фиксир (,)
- •3.Алу для * чисел с фикс(,)_методы ускор *.
- •4.Алу для деления чисел с фиксир(,)
- •5.Устройтсво для выполнения лог.Опер.Особеннсти арифм с плавающей (,)
- •6.Многофункциональное алу
- •7.Управляющие автоматы с жесткой логикой
- •8.Управл автоматы с мпу
- •9.Требования к кодам команди способы кодирования.
- •11.Шинные формирователи и рег-ры. Орг см 580 серии
- •Организация см процессора
- •12.Организация модулей пзу
- •13.Организация модулей статического озу.
- •16-Ти разрядные модули памяти
- •14.Организация динамических модулей дозу
- •15.Покдл модулей дозу к см(прозр рег).Способы регенерации
- •16.Синхр способ продкл ву к см
- •17.Асинхр способ продкл ву к см
- •18.Организация кэш памяти.
- •19.Организация виртуальной памяти.
- •20.Общие полож.Risc-проц.Берклинская арх.
- •21.Старнфордсая структура
- •22.Машины упр потоками данных(df-машины)
- •23.Pentium
- •24.Pentium II,Pentium Pro
- •25.Pentuim VI
- •27.М/о ч/з ппи.
- •28.Усапп
- •29.Контролер пдп.
- •30.Прогр контр прерываний.
- •31.Таймер
- •32.Орг эвм типа ibm pc at
- •33,Однокристальн эвм
- •34.Протокол обмена подкл озу/пзу mcs-51
- •35.ATmega 32
- •36.Классификация оэвм по табл
- •35.Вс классификация по Флинну
- •38.Производительность эвм и сетей.
- •38.Типовые структуры вс
- •40.Архитектура Сммр,Сvмр,См.
- •41.Сm структура.
- •42. Понятие интерфейса. Виды арбитража
- •43.Арбитраж по последовательному опросу.
- •44. Контроллер прерываний по последовательному опросу
- •45.Арбитраж по || опросу.
- •46.Синхронизация информации в интерф.
1.Процессоры. Иерархия языков вт
Процессор-это центр устр ЭВМ, обеспечивающее обработку циф- ровой информации в соотв с заданным алгоритмом.
При проектир CPU опред-ся круг задач,для которых он предназн-н. Команды и функц которые встречаются часто стремятся сделать ап-паратно.(аппаратно это очень быстро). CPU должен обладать пол-ной сис-мой команд.
x1-состояние ОУ
x2-команды
ОУ-предст.собой совокуп-ть сумматоров, регистров,счетчиков,DC,MUX,Т и комб сх
УУ-формирует упр возд yi,разнесенные во времени (последов импульсов).Каждый уi обеспеч выполн очередн микроком в ОУ.
Центр частью ОУ явл АЛУ(ариф-лог устр).По способу представл и обр инф АЛУ делятся:
-ариф с фикс (,) плавающей (,);
-в D-кодах;
-опер. индексной ариф-ки(работа с адресами);
-опер. спец ариф-ки(сдвиги,нормирование);
-работа в спец кодах;
Под одной элементарной м.опер. будем понимать
1)Записать к.-л числа в Рг/или обнуление
2)Сдвиг на 1 бит влево/вправо
3)Inc/Dec счетчика
4)Работа сумматора
5)Инверсия содерж регистра
6)выполнение одной лог операции
Если за один интервал времени можно произв несколько м.опер, то такая совокупность м.опер. наз-ся микрокомандой(м.к.). Совокупность м.к. предназн для выполн одной командой наз-ся м.программой(одна команда ассемблера).
Иерархия языков вт
1)Принцип.эл.сх-мы (З-ны Кирхгофа,Ома; диффуры)
2)Лог схемы (“И”,”И-НЕ”,”ИЛИ”) (булева алгебра)
3)функц.узлы.процессора(Рг,Сч,См) (Язык м.прогр-я,машин коды)
4)функц.узлы.ЭВМ (Ассемблер)
5)ЭВМ (ЯВУ)
6)Сеть ЭВМ-коллектив вычислителей (яз || прогр, ОККАМ)
2.Алу для сложения чисел с фиксир (,)
АЛУ для положит чисел с фиксир (,).
Обычно отрицательные числа представл-ся в доп.коде.
Рг1:=0
Рг2:=0
Рг∑:=0
3.Алу для * чисел с фикс(,)_методы ускор *.
Последовательность операций:
1)Выделяют модули сомножителей
2)Анализируют младший разр множ-ля. Если=1,то к ∑ част.роизв + множимое
3)сдвиг множ-ля на 1 разр вправо. Сдвиг ∑ част. произв, выдвигаемый разряд заносится на место старшего разряда множ-ля П 2,3 повторяются столько раз, какова разр сетка.
4) 8дп произв=Sgn ASgn B
Пусть операнды в обратном коде
Методы ускоренного умножения
x1 |
x0 |
y1 |
y0 |
z3 |
z2 |
z1 |
z0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
Получилась комбинационная схема: max-ые аппаратные затраты и min время (1 такт)
На практике ищется компромисс, т.е. одновременно обрабатываются не все и не один, а неск-ко разрядов.