26. Режим прямого доступа к памяти и контролер пдп (кпдп)
В процессе работы ЭВМ возникает необх-ть быстрого обмена инф-ей м-у памятью и ВУ или предоставления СМ ВУ-ам для обмена инф-ей м-у собой, т.е. из процесса обмена инф-ей искл-ет ЦП.
HLD- запрос захвата
HLDA - разрешение на захват
В каждом цикле обращения по заднему фронту T2 пр-р анализ-ет наличие с-ла HLD. HLD выст-ся ВУ и в общем случае асинхронен тактовым импульсам. Если на м-нт спада импульса пр-р получает HLD=1, пр-р переходит в режим захвата, уст-ся с-л HLDA, и по этому захвату ША, ШД и ШУ переводятся в 3 сост.(сост. разомкнутого ключа, т.е. пр-р откл-ся от СМ) до тех пор, пока ВУ не закончит польз-ся СМ и не установит с-л HLD=0. Тогда по полож. с-лу С1 пр-р переходит в такт Т1 след. цикла. (эот немаск. прер-ние)
Intel 82237:
Центральная задача:
1)КПДП берет на себя функции управления СМ и формирование ША при отключении ЦП от СМ.
2)Осуществляет арбитраж между разными устройствами, запрашивающими режим ПДП.
Классическое периферийное устройство ВУ
DMR-запрос на ПДП от ВУ, DACK-разрешение на ПДП от ВУ, HLD-запрос от пр-ра, HLDA-разрешение от пр-ра.
Контролер всегда имеет в паре: RDJ0, WR,RD, WRJ0.
Контролер имеет 4 идент. канала К0-К3. Каждый канал содержит 16 разр. регистр адреса и 14 разр. счетчик циклов. По включении питания ЦП в программе нач. пуска (BIOS) прогр-т все периферийные микросхемы, в том числе контролер ПДП. В контролере ПДП проц для каждого канала (ВУ) задает нач. адрес (перв.ячейку памяти запис-ся в РгА канала) и задается число циклов(зап-ся число циклов в канал).Адрес формируется путем инкрементирования РгА (соот-но после каждого цикла число циклов декрементируется). Режим ПДП заканчивается, когда счетчик циклов=0. В этот момент времени формируется сигнал TC т.е. последний цикл. Максимальный размер этого блока=16 кбайт, т.к. счетчик циклов 14р, максимальный объем памяти перегоняемый в ПДП=214 или 16 кбайт (ПДП не может слишком долго, так как СМ занята и невозможна регенерация динам памяти).
Как контролер ПДП подключается к СМ: STBA-строб адреса.
При программировании контролера использ-ся разряды ША А0÷А3 и CS=0. Помимо прогр-я каждого канала в отдельности запис-ся управл-ее слово(только после того как все каналы запрогр-ся).
Управл-ее слово задает приоритеты между каналами, устанавливается флаги конца цикла ПДП в слове состояния (СС).
ЦП период-ки считывает СС контр-ра ПДП , в котором определяет происходил ли обмен инфой по конкретным каналам (т.е свежая ли проц инф и забран ли от проца готовый предыдущий рез-т). Если цикл ПДП прошел, обмен инфой состоялся, пр-р перепрограммирует контр-р по данному каналу(это делает ОС).
STBA стробирует адрес на ША.
М128-каждый 128 цикл формируется строб, длительностью один цикл.чтобы показать что система не зависла, а идут циклы ПДП.