60. Характерные черты современных универсальных микропроцессоров

1.Суперскалярная архитектура, обеспечивающая одновременное выполнение нескольких команд в параллельно работающих исполнительных устройствах

2.Динамическое изменение последовательности команд (выполнение команд с опережением – спекулятивное выполнение).

3.Конвейерное исполнение команд.

4.Предсказание направления ветвлений.

5.Параллельная обработка потоков данных.

6.Предварительная выборка команд и данных

7.Многоядерная структура процессора.

8.Многопотоковая обработка команд.

9.Пониженное энергопотребление.

61. Микроархитектура Intel Core

Intel Wide Dynamic Execution (широкое динамическое исполнение)

Возможность исполнения большего числа операций за такт. Благодаря добавлению в каждое ядро декодеров и исполнительных устройств, каждое из ядер сможет выбирать из программного кода и исполнять до четырех х86 инструкций одновременно. На 4 декодера (один для сложных инструкций и три – для простых) микроархитектура Core предполагает наличие 6 портов запуска (один – Load, два – Store и три – универсальных) исполнительных устройств.

Микроархитектура Core получила более совершенный блок предсказания переходов и более вместительные буферы команд, используемые на различных этапах анализа кода для оптимизации скорости исполнения.

В дополнении к технологии micro-ops fusion (x86 инструкция распадается на последовательность микроопераций, которые выполняются процессором в этой же последовательности) микроархитектура Core получила технологию macro fusion. Данная технология направлена на увеличение числа исполняемых за такт команд и заключается в том, что ряд пар связанных между собой последовательных х86 инструкций, таких как, например, сравнение со следующим за ним условным переходом, представляются декодером одной микрокоманды. Т.о. пять выбранных х86 инструкций могут в каждом такте преобразовываться в четыре микрокоманды. Этим достигается увеличение темпа исполнения кода и некоторая экономия энергии.

Intel Advanced Digital Media Boost (улучшенные цифровые медиа возможности)

Блоки SSE в данных процессорах полностью 128-битные, что дает возможность увеличить количество данных, обрабатываемых процессором за такт.

Ревизию системы команд SSE - расширение 8 новыми командами, а для процессоров (Penryn), выполненных по 45-нм технологическому процессу, использование нового набора команд SSE4.1, в который добавлено 47 новых команд, позволяющих ускорить, в том числе, кодирование видеозаписей с высоким разрешением и обработку фотоизображений.

Advanced Smart Cache (улучшенный интеллектуальный кэш)

наличие общей для всех ядер кэш-памяти второго уровня (L2), совместное использование которой снижает энергопотребление и повышает производительность. При этом, по мере необходимости, в двухъядерном процессоре одно из ядер может использовать весь объем кэш-памяти L2 при динамическом отключении другого ядра.

Smart Memory Access (интеллектуальный доступ к памяти)

6 независимых блоков предварительной выборки данных. Два блока нагружаются задачей предварительной выборки данных из памяти в общий L2 кэш. Еще по два блока работают с кэшами L1 каждого ядра. Каждый из этих блоков независимо друг от друга отслеживает закономерные обращения (потоковые, либо с постоянным шагом внутри массива) исполнительных устройств к данным. Базируясь на собранной статистике, блоки предварительной выборки стремятся подгружать данные из памяти в процессорный кэш еще до того, как к ним последует обращение.

предусматривает специальные алгоритмы, позволяющие с достаточно высокой вероятностью устанавливать зависимость последовательных команд сохранения и чтения данных, и дает возможность применять внеочередное выполнение инструкций к этим командам, процессор получает возможность более эффективного использования собственных исполнительных устройств.

В случае ошибки в определении зависимых инструкций загрузки и сохранения данных, технология детектирует возникший конфликт, перезагружает корректные данные и инициирует повторное исполнение «ошибочно» выполненной ветви кода.

Intelligent Power Capability интерактивное подключение тех собственных подсистем, которые используются в данный момент. Каждое из процессорных ядер поделено на большое количество блоков и внутренних шин, питание которыми управляется раздельно посредством специализированных дополнительных логических схем.