- •Теория автоматов. Уровни представления эвм.
- •Операционные элементы. (оэ)
- •Процессор гса:
- •Достоинства и недостатки.
- •Операционное устройство для выполнения операций алгебраического сложения двоичных чисел.
- •Суммирование при использовании прямого кодирования.
- •Суммирование чисел при использовании обратного кода.
- •Дополнительный код.
- •Модифицированный код.
- •Пример суммирования.
- •Конечные автоматы.
- •Теория конечных автоматов
- •Способы задания функций переходов.
- •Автоматы ( с выходным преобразователем)
- •Способы задания автоматов
- •Способы задания автомата Миля
- •Преобразование автоматов из Миля в Мура и обратно Понятие эквивалентности автоматов
- •Преобразование Мура в Миля
- •Техника преобразований.
- •Обратный переход. Построение Мура для заданного Миля.
- •Частичные или не полностью определенные автоматы.
- •Синтез конечных автоматов.
- •Абстрактный синтез конечных автоматов.
- •Построение дерева входных последовательностей.
- •Структурный этап синтеза автоматов.
- •Основные этапы структурного синтеза.
- •Типы памяти.
- •Основные типы триггеров.
- •Пример структурного синтеза синхронного автомата.
- •`Временная диаграмма.
- •Этап минимизации автомата при абстрактном синтезе. Минимизация полностью определенного автомата.
- •Алгоритмы минимизации на основе треугольной матрицы.
- •Минимизация числа состояний частичного автомата.
- •Минимизация частичного автомата.
- •Абстрактный этап синтеза конечного автомат. (неканонический метод).
- •Алгоритм перехода от граф схемы микропрограммы к автомату Мура.
- •Учет взаимодействия проекционного и управляющего автоматов. Алгоритм получения.
- •Алгоритм получения частичного автомата.
- •Множество входных значений.
- •Кодирование состояний синхронного автомата.
- •Кодирование соседними кодами.
- •Минимизация числа переключений элементов памяти.
- •Универсальный способ кодирования (для синхронного автомата).
- •Автомат с дешифратором.
- •Асинхронные автоматы.
- •Этапы синтеза асинхронного автомата.
- •Реализация асинхронного rs триггера на логических элементах.
- •Установочные входы в триггерах.
- •Синхронные элементы памяти.
- •Требования, предъявляемые к синхросигналу.
- •Синтез синхронного rs триггера.
- •Синтез триггера с задержкой.Реализация асинхронного t триггера.
- •Исключение состязаний элементов памяти в синхронных автоматах.
- •Структура автоматов на плм и пзу.
- •Явление рисков в комбинационных узлах.
- •Исключение влияние рисков.
- •Построение схем без риска.
- •Алгоритм построения схемы без рисков по днф.
- •Алгоритм построения схемы без риска.
- •Автоматы, языки и грамматики.
- •Задача распознавания цепочек языка.
- •Классификация грамматик по Хомскому.
- •Примеры построения грамматик.
- •Грамматика для выполнения арифметических операций.
- •Соответствие конечных автоматов и автоматных грамматик.
- •Этапы для заданной автоматной грамматики.
- •Этапы для заданной автоматной грамматики.
- •Недетерминированные конечные автоматы.
- •Преобразование недетерминированного автомата в детерминированный.
- •Преобразование некоторых типов грамматики к автоматному ввиду.
- •Алгоритм получения правил, не содержащих правил вывода нетерминальных символов.
- •Построение распознавателей и преобразователей.
- •Построение распознавателей.
- •Алгоритм построения преобразователя.
Исключение состязаний элементов памяти в синхронных автоматах.
Явление состязания элементов памяти рассматривается в асинхронном автомате. Устранение данного влияния в синхронных автоматах основано на применении триггеров с внутренней задержкой. В нашем курсе – это двухступенчатые триггеры, построенные по структуре MS. В этом случае структурный автомат будет выглядеть следующим образом:
C1
= C
C2
= ⌐C
К моменту времени t0триггеры должны быть установлены в начальное состояние и на вход поданы значенияXi.
К моменту t1должны быть сформированы функции возбуждения φ1и φk,t1–t2– запись нового значения в триггер 1 ступени. В это время происходит состязание элементов памяти только 1 ступени. Так как на входах комбинационного узла ничего не меняется (запись во 2 ступени запрещена, т.к.t2= 0), то данное состязание является не критическим.
Длительность сигнала С1должна быть достаточна для записи информации во все триггеры 1 ступени . К моментуt3на входах 2 ступени должны быть установлены новые значения. В интервале времениt3t4происходит запись во 2 ступень, и появляются новые значения на выходах элементов памяти автомата. В данном интервале происходит состязание элементов памяти 2 ступени. Это состязание также не критическое , так как С1= 0 и запись нового состояния в элементы памяти запрещена. Длительность С2= 1 должна быть достаточна для записи во все триггеры второй ступени. Во время С2изменяетсяQi, которые поступают на вход комбинационного узла и вызывают его срабатывание. Следовательно, целесообразно в это время менять иXi. Интервал (t4–t5) представляет собой интервал, в котором срабатывает комбинационный узел и формируютсяYjи φj, так как к моменту времени С1 = 1 на выходах комбинационного узла значения стабильны, то при С1= 1 можно считывать значенияY.
Часто вместо двух синхроимпульсов используют прямое и инверсное значение одного. При этом, например, при С = 1 срабатывает (например) 1 ступень, при С = 0 вторая. Тогда длительность С = 1 определяется временем срабатывания триггеров 1 ступени, а С = 0 – сумма времен второй ступени и Комбинационного узла.
Пример:
Временная диаграмма:
Рассчитаем параметры сигнала синхронизации
С = 1 – запись в первую ступень
tC=S = τ + 2 τ = 3 τ
2 τ– время сбрасывания двух внутренних триггеров,τ– время срабатывания элементов и на входахMтриггеров
tC=0=tтр+tку= 3τ+τ= 4τ
T= 7 τ
Структура автоматов на плм и пзу.
Используя ПЛМ и ПЗУ можно использовать только комбинационные узлы.
Обе микросхемы можно рассмотреть как устройство:
Матрицы И , ИЛИ – программируемые. На вход И матрицы И поступают прямые и инверсные значения входных переменных, на выходе получаем конъюнкции произвольного содержания от входных переменных. Выходы матрицы И называются термами.
В ПЗУ k= 2n, причем все термы разные.
В конъюнкцию ПЗУ входят все переменные, следовательно в ПЗУ матрица И представляет собой дешифратор, т.е. матрица И непрограммируемая, а содержит все возможности для конъюнкций.
В ПЛМ k< 2n. Матрица И программируема, причем на нескольких выходах можно получать одно и тоже. При реализации комбинационных схем на ПЗУ и ПЛМ заключается в распределении контактов на ПЗУ и ПЛМ между аргументами и функциями и второе в «прошивке» ПЗУ и ПЛМ.
Таблица прошивки для ПЗУ аналогична таблицы истинности функции. Таблица прошивки ПЛМ аналогична интервальной прошивке при совместной минимизации функций.
Пример :для ПЗУ.
an |
… |
a1 |
a0 |
Q0 |
… |
Qm |
0 |
… |
0 |
0 |
0 |
… |
1 |
0 |
… |
0 |
1 |
1 |
… |
0 |
0 |
… |
1 |
0 |
1 |
… |
1 |
0 |
… |
1 |
1 |
0 |
… |
0 |
1 |
… |
1 |
1 |
1 |
… |
0 |
Здесь ai – входы ПЗУ,Qi- выходы.
Для ПЛМ:
an |
… |
a1 |
a0 |
Q0 |
… |
Qm |
0 |
… |
1 |
z |
v |
|
v |
z |
… |
z |
1 |
v |
|
|
z |
… |
0 |
1 |
|
v |
v |
1 |
… |
z |
z |
v |
v |
|
… |
… |
… |
… |
… |
… |
… |
0 |
… |
z |
1 |
v |
|
|
Условное графическое обозначение:
При нехватки числа выходов:
При нехватки термов:
Yj = Yj1 v Yj11
Yk = Yk1 v Yk11