- •5 Семестр. 51 час. Гр. А-7,8,9-.
- •Глава 1. Системы элементов эвм
- •§ 1.1. Базовый элемент и-не ттл.
- •§1.2. Система элементов мдп (кмдп).
- •§1.3. Система элементов эсл.
- •§ 1.4. Выходные каскады логических элементов.
- •§1.5. Основные параметры логических элементов. Серии микросхем.
- •§ 1.6. Согласование положительной и отрицательной логики.
- •§ 1.8. Разветвления по входу и выходу.
- •§ 1.9. Гонки.
- •Методы борьбы с гонками (3 основных).
- •Глава 2. Устройства эвм.
- •Глава 3. Комбинационные устройства эвм.
- •Глава 4. Счетчики.
- •§4.1 Общие характеристики счетчиков.
- •§4.2 Счетчики с последовательным переносом (непосредственной связью между разрядами).
- •Вычитающий счетчик
- •Счетчики с непосредственной связью и прямым динамическим управлением триггерами.
- •Реверсивные счетчики
- •§4.3. Счетчики с параллельным переносом, с групповой структурой.
- •Работа схемы
- •Счетчики с групповой сруктурой
- •§4.4 Двоично-кодированные счетчики с произвольным модулем счета.
- •Работа счетчика
- •§ 4.5 Счетчики с недвоичным кодированием.
- •§4.6 Счетчик Джонсона.
- •§4.7 Код Грэя
- •§4.8 Полиномиальные счетчики.
- •§ 4.9 Компараторы.
- •Глава 5. Сумматоры.
- •§ 5.1 Полусумматор. Инкрементор.
- •§5.2 Сумматор.
- •§ 5.3 Сумматоры с параллельным переносом.
- •§ 5.4 Двоично-десятичные сумматоры.
- •§ 5.5 Блоки для логических операций
- •Глава 6. Арифметико – логические операции эвм (alu). Основные характеристики alu.
- •Глава 7. Умножители, драйверы, синхронизаторы.
- •Глава 8. Синхронизация и прием внешних сигналов в эвм.
- •Глава 9. Плис – программируемые логические интегральные схемы.
- •§ 9.2. Разновидность плм: ппзу.
- •§ 9.4 Программирование плис.
- •§ 9.5 Расширение функциональных возможностей плм и пмл.
- •§ 9.6 Базовые матричные кристаллы – бмк.
- •Глава 10. Электропитание и безопасность эвм. Введение – напоминание о сети электропитания.
§ 1.4. Выходные каскады логических элементов.
Разные шины выходных каскадов обладают различными характеристиками, достоинствами и недостатками.
Рассмотрим 4 основных типа выходных каскадов, приведенных на Рис. 1.09.
а). Стандартный или как его еще называют каскадный выход, используемый в логических элементах, например, в элементе И-НЕ.
Работа каскада рассмотрена в §1.1. рис.1.1.а). Его основной недостаток – невозможно параллельное объединение выходов нескольких элемнтов.
б). Выход элемента с открытым эмиттером.
В этом случае в выходном транзисторе элемента эмиттер выведен на вывод микросхемы, с которому пользователь может подключать нагрузку самостоятельно.
Нагрузка определяется из соотношения:
где Imax – допустимый ток через транзистор VT.
в). Выход элемента с тремя состояниями.
Выход логического элемента на транзисторах VT1, VT2, VT3 и диодах VD1 и VD2 имеет управляющий вход ОЕ.
При ОЕ=0 элемент имеет стандартный выход, поскольку при этом VT3 закрыт, следовательно и диоды VD1 и VD2 закрыты и не влияют на входы VT1 и VT2, которые в этом случае управляются самим логическим элементом.
При ОЕ=1, VT3, VD1 и VD2 открываются и на базы VT1 и VT2 подается низкий уровень, что приводит к их закрытому состоянию.
На выходе У появляется высокий импенданс, третье состояние, называемое Z-состоянием. Широко применяются в цифровой технике, имеющей общую шину, к которой подключаются многие узлы, имеющие выход с тремя состояниями, позволяющий отключать узел от шины, тем самым освобождая ее для использования другими узлами.
г). Выход элемента с открытым коллектором.
В таком элементе на выходе ставится аналогично элементу с открытым эмиттером дополнительный транзистор VT, у которого база подключена к выходу логического элемента, эмиттер – к земле, а коллектор выведен на вывод микросхемы, к которому пользователь может подключать нагрузку из расчета:
где Imax – максимально допустимый ток через транзистор VT;
CL – рассматриваемая в ранее приведенных схемах, состоит из входной емкости нагрузки плюс монтажная емкость.
Достоинство элементов с открытыми эмиттером или коллектором в том, что они позволяют выходы нескольких элементов объединять на общую нагрузку, что позволяет получать дополнительные логические функции.
д). На Рис. 1.9.д) приведены условные обозначения каскадов, изображенных на рисунках б), в) и г).
Пример использования логического элемента для реализации функций МОНТАЖНОГО ИЛИ и МОНТАЖНОГО И в схеме, приведенной на Рис. 1.10. Уровень напряжения на выходе У (сх. на рисунке а) будет «0», когда открыт один или все выходные транзисторы VT, объединенные по выходу. Реализуется функция И-ИЛИ-НЕ. Такую функцию принято называть МОНТАЖНОЕ ИЛИ.
С другой стороны: на выходе У будет «1» тогда и только тогда, когда каждый элемент установит на выходе транзистора VT «1». Если же хотя бы один элемент установит на выходе VT «0», то на выходе У также будет «0». Это обстоятельство позволяет рассматривать схему, реализующую И: «1» - при всех единицах, «0» - при «0» на любом из них. Поэтому такую схему еще называют МОНТАЖНОЕ И.
В схеме максимальное число объединяемых элементов и максимальное значение RL ограничивается соотношением между значениям RL и суммой утечки закрытых транзисторов VT.
Когда все VT закрыты, падение напряжения на RL при протекании суммы токов утечки не должно снижать высокий уровень на выходе У ниже допустимого (для ТТЛ – 2.4л.).
Минимальное значение RL ограничивается максимально допустимым током через открытый транзистор VT.
Условное обозначение МОНТАЖНОГО ИЛИ на схемах показано на Рис. 1.10.б). УГО монтажных И и ИЛИ на Рис. 1.10 в) и г).