- •Математичні основи цифрової техніки
- •Відображення інформації у цифровій техніці
- •Перетворення числової інформації
- •Двійкова арифметика
- •Основні поняття та закони бульової алгебри
- •Властивості логічних функцій
- •Форми зображення логічних функцій
- •Мінімізація логічних функцій
- •Структурна реалізація логічних функцій
- •Загальні відомості про цифрові автомати
- •Різновиди цифрових автоматів та особливості їх функціонування
- •Загальні питання синтезу цифрових автоматів
- •Схемотехніка цифрових елементів
- •Види цифрових сигналів, та способи їх передачі
- •Класифікація цифрових елементів
- •Основні характеристики та параметри цифрових мікросхем
- •Порівняльні характеристики цифрових мікросхем
- •Схеми логічних елементів
- •Елементи з розширеними функціональними можливостями
- •Cинтезовані логічні елементи
- •Логічні елементи з відкритим колектором
- •Тристановий драйвер
- •Інтерфейсні мікросхеми
- •Узгоджувачі рівнів
- •Завадостійкість цифрових пристроїв
- •Імпульсні схеми на цифрових елементах
- •Формувачі
- •Генератори
- •Пристрої для перетворення цифрової інформації
- •Шифратори та дешифратори
- •Мультиплексори та демультиплексори
- •Синтез комбінаційних пристроїв на дешифраторах
- •Синтез комбінаційних пристроїв на мультиплексорах
- •Перетворювачі кодів
- •Арифметичні пристрої
- •Арифметичні суматори
- •Цифрові компаратори
- •Арифметико-логічні пристрої
- •Програмовані логічні матриці
- •Контрольні запитання по розділу
- •Послідовнісні пристрої
- •Особливості функціонування послідовнісних пристроїв
- •Особливості синтезу послідовнісних пристроїв
- •Тригер – найпростіший зaпам’ятовувальний пристрій
- •Загальна структура та класифікація тригерів
- •Рiзновиди тригерів
- •Регістри
- •Регістри пам’яті
- •Регістри зсуву
- •Лічильники
- •Класифікація лічильників
- •Лічильники з послідовним переносом
- •Реверсивні лічильники
- •Лічильники з довільним модулем лічби
- •Кільцеві лічильники та лічильники Джонсона
- •Контрольні запитання по розділу
- •Інтегральні запам'ятовувальні пристрої
- •Загальні відомості
- •Оперативні запам'ятовуючі пристрої
- •Статичні запам'ятовувачі віс озп
- •Динамічні запам'ятовувачі віс озп
- •Принцип побудови і структура віс озп
- •Принцип побудови і структура пзп
- •Електрично перепрограмовувані пзп
-
Динамічні запам'ятовувачі віс озп
Їх також виконують на біполярних та польових транзисторах. Відмінність побудови схем динамічних запам'ятовувачів полягає у способі запам'ятовування двійкової інформаціі, який реалізується зарядом або розрядом паразитної ємності. Схему динамічного запам'ятовувача виконують на базі одного або трьох транзисторів. На відміну від статичного запам'ятовувача динамічний значно простіший і економічніший, бо вимагає вдвічі меншого числа транзисторів, і, отже, на однакових розмірах кристалу дозволяє вдвоє збільшити інформаційну місткість. Тому динамічні ОЗП дають змогу будувати ВІС надвеликих місткостей. Перевага динамічних запам'ятовувачів ще в тому, що їм не потрібне джерело живлення.
Оскільки значення паразитної ємності, як правило, не перевищує 0,1пФ, стала часу розряду накопичувального конденсатора є досить значною - не менше 1мс. Тому, щоб розрізнити одиницю інформації /0 або 1/, яка зберігається у вигляді заряду, необхідно її відновлювати, тобто регенерувати, причому з періодом регенерації не менше від 1мс. Це ускладнює схему запам'ятовувача і організацію структури ВІС ОЗП у цілому.
На рис. 5.2.а,б показано схеми динамічних одно- та тритранзисторного запам'ятовувачів ОЗП, які найбільш поширені у ВІС ОЗП великої місткості /> 16К/. В обох схемах запам'ятовувачів зберігання двійкової інформації здійснюється на конденсаторі C, а транзистор VТ відіграє роль перемикача, що передає заряд конденсатора C у розрядну шину при зчитуванні або розряджає його при записі інформації.
Рис. 5.63 Схеми динамічних запам’ятовувачів
Спільним для наведених тут схем на базі n-МОН-транзисторів динамічних запам'ятовувачів є також те, що для отримання можливості зчитувати інформацію конденсатор С попередньо заряджають, імпульсами високого рівня, які подають на ШР при активізації вибірки, тобто при подачі високого рівня на ША.
Отже, записування інформації в однотранзисторному запам'ятовувачі відбувається подачею високого потенціалу на ШР на відкритий транзистор, а зчитування - струмом розряду конденсатора в ШР з руйнуванням інформації. У тритранзиcторного запам'ятовувача накопичувальний конденсатор ізольований від ШР, і тому зчитування інформації відбувається без її руйнування. Проте через струми витікання у конденсаторі потрібна періодична регенерація інформації. Цей процес досягається подачею високого потенціалу на ША і спеціальною схемою регенерації, яку під'єднують до ШР.
Регенерація динамічного запам'ятовувача ОЗП здійснюється за кожним звертанням до нього. Схема регенератора-підсилювача автоматично виконує цей процес при звертанні до cтовпця накопичувача з інтервалами близько сотні мікросекунд. Динамічні ОЗП побудовані так, що сам процес звертання до стовпця забезпечує регенерацію інформації в усіх його запам'ятовувачах.
-
Принцип побудови і структура віс озп
Вони визначаються основним вузлом ЗП – nm-матрицею запам'ятовувачів, яку називають накопичувачем інформації. Відомо кілька способів організації запам'ятовувачів у накопичувачі. Залежно від способу звертання WR/RD до запам'ятовувачів розрізняють два найбільш поширених типи організації накопичувачів:
-
з однокоординатною (або послівною) вибіркою;
-
з двокоординатною вибіркою.
При однокоординатній вибірці реалізується пошук групи запам'ятовувачів за одною адресою, тобто однією шиною ША вибирається тільки одне з усіх n m-розрядне слово. Як показано на рис. 5.3.а, такий накопичувач ОЗП має адресні шини ША1, ША2,..., ШАn , що з'єднані з кожним запам'ятовувачем Зij одноіменного і-го слова, і розрядні шини ШР1, ШР2, ...,ШРm , які з'єднані з одноіменним j-m розрядом усіх її. слів. Крім того, існує ще спільна для всіх nm. запам'ятовувачів (3nm) шина звертання WR/RD, сигнал на якій визначає режим звертання - запису або зчитування. Отже, при появі на одній з адресних шин ШАi сигналу вибірки і -го слова, наприклад при активному високому рівні. Інформацію з кожного запам'ятовувача Зi1, Зi2,…, Зim i-го рядка (тобто і-го слова) можна зчитувати шляхом активізації розрядних шин ШР1, ШР2, ..., ШРm.
Для запису слова, наприклад, у комірку запам'ятовувачів З21, З22,..., З2m, слід активізувати другий рядок накопичувача, тобто адресну шину ША2, а на всі розрядні шини ШР1, ШР2, ..., ШРm - прикладати значення розрядів (0 або 1) записуваного слова. При цьому на шину WR/RD треба подати сигнал дозволу на запис інформації. Після зчитування записаної інформації на вході розрядних буферів (вихідних підсилювачів ОЗП) з'являються рівні напруг, що відповідають значенням розрядів (0 або 1) зчитаного слова.
Розглянутий тип організації накопичувача інформації має лише одну координату звертання до запам'ятовувачів, а саме - номер рядка накопичувача. Тому для однокоординатного накопичувача досить одного дешифратора адреси. Накопичувач з однокоординатною вибіркою називають ще двовимірним - типу 2D , бо запам'ятовувачі у ньому розташовані на площині.
Рис. 5.64 Структурні схеми накопичувачів інформації
У структурній схемі накопичувача з двокоординатною вибіркою (рис. 5.3,б) потрібну комірку запам'ятовувача шукають за допомогою двох адресних шин, - горизонтальних (по рядках) ШАХ і вертикальних (по стовпцях) ШАY, і розрядної шини ШР. Накопичувач за такою структурою, має тривимірну будову і складається з m накопичувачів розрядів, кожний з яких містить n запам'ятовувачів. Отже, кожний накопичувач відповідає тільки за один одноіменний розряд всіх n слів, а кожне слово записується, зберігається і зчитується в усіх т. накопичувачах за ідентичною двокоординатною адресою Хi, Yi.
Для запису слова у запам'ятовувач за адресою Хi, Yi. на входи адресних дешифраторів ШАХ і ШАY подаються відповідні коди Хi, Yi, а двійкове значення слова - на спільні розрядні шини ШР1, ШР2, ..., ШРm. Аналогічно здійснюється зчитування записаного слова.