6. Разъяснения по поводу работы с тестовой системой курса

• тесты по дисциплине " Вычислительные машины, системы и сети " представлены на бумажном носителе и включают в себя по 25 вопросов в каждом тесте. На каждый вопрос даны четыре варианта ответа, один из которых правильный;

• при ответе на вопрос следует обвести кружком тот ответ, который, по мнению тестируемого студента, является правильным;

• следует обратить внимание на то, что ряд вопросов сформулирован в форме: "Какой из вариантов правильный?", а ряд вопросов в форме: "Какой из вариантов не правильный?";

• рекомендуется прочитать вопрос и предлагаемые ответы очень внимательно и не менее трех раз. Если после ответов на все вопросы осталось еще время, следует еще раз проверить себя, просмотрев их бегло;

• критерии оценки тестов определены в системе РИТМ.

Министерство образования Российской Федерации

Марийский государственный технический университет

Кошкин В.В.

ВЫЧИСЛИТЕЛЬНЫЕ МАШИНЫ, СИСТЕМЫ И СЕТИ

Курс лекций

по дисциплине «Вычислительные машины, системы и сети»

для студентов специальности. 210100 –

Управление и информатика в технических системах

Йошкар-Ола, 2003

УДК.681. 31

ББК

В

Вычислительные машины, системы и сети. Курс лекций: Конспект лекций по дисциплине «Вычислительные машины, системы и сети» для студентов спец. 210100 - Управление и информатика в технических системах: / Сост. В.В.Кошкин.- Йошкар-Ола: МарГТУ, 2003, - 123с.

Приводятся основные принципы организации структуры вычислительных устройств и вычислительных систем, варианты их классификации, взаимодействие процессора с внешними устройствами, рассматриваются разновидности сетевых решений на основе ЭВМ.

Для студентов специальности 210100 - Управление и информатика в технических системах, а также студентов и аспирантов, специализирующихся в области разработки устройств и систем автоматического управления.

Печатается по решению

редакционно-издательского совета университета.

Рецензенты: кафедра математических и естественнонаучных дисциплин МФ МОСУ, заведующий кафедрой засл. деятель науки РМЭ, проф. М.Л.Николаев;

Начальник вычислительного центра филиала в Республике Марий Эл ОАО «ВолгаТелеком» В.Д.Суворов.

УДК 681.31

ББК

С Марийский государственный технический университет, 2003

ОГЛАВЛЕНИЕ

Лекция 1. СТРУКТУРА И АРХИТЕКТУРА ЭВМ И ВС 5

1. Понятие о структуре и архитектуре 5

1.2. Основные характеристики ЭВМ 6

Лекция 2 ОБМЕН ИНФОРМАЦИЕЙ В ЭВМ 7

2.1.Сигналы адреса, данных и управления 7

2.2.Организация магистралей. Распределение ресурсов в ЭВМ 9

Лекция 3 ПРОЦЕССОРЫ В ЭВМ.

СТРУКТУРА ГИПОТЕТИЧЕСКОГО ПРОЦЕССОРА. 11

3.1.Типы процессоров. Операционная и управляющая часть. 11

3.2.Полный цикл работы процессора 14

Лекция 4.УСТРОЙСТВА УПРАВЛЕНИЯ 15

4.1. Принципы программного управления 15

4.2.Устройства управления с жесткими связями 17

4.3. Микропрограммный принцип управления 18

Лекция.5.СПОСОБЫ ФОРМИРОВАНИЯ АДРЕСОВ В ЭВМ 20

5.1. Базовые способы адресации 20

5.2.Модификация адресов 22

Лекция 6. РЕАЛИЗАЦИЯ ПРОЦЕССОРОВ 24

6.1.Типы процессоров, классификация. 24

6.2 Микропроцессоры, микроконтроллеры 25

6.3. Секционированные микропроцессоры. 27

6.4. Вычислитель на ОМП 27

6.5. Структура на СМП 30

6.6. Организация шин в вычислителях на МП. 31

6.7. Многокристальные микропроцессоры 33

6.8..Арифметические и логические операции процессора. 33

Лекция 7.ПРОЦЕДУРА ВВОДА-ВЫВОДА 35

7.1.Способы обмена данными 35

7.2. Прямой доступ к памяти 36

7.3. Каналы ввода-вывода 37

Лекция 8.ИНТЕРФЕЙСЫ ЭВМ. 39

8.1 .Типы интерфейсов вычислительных устройств. 39

8.2 Последовательный интерфейс RS-232 41

8.3.Работа с параллельным портом (LPT) 49

8.4.Шина USB 51

8.5. Условия согласования 56

Лекция 9.ОРГАНИЗАЦИЯ СИСТЕМЫ ПРЕРЫВАНИЙ. 58

9.1.Способы прерываний. 58

Лекция 10. СТРУКТУРА ЭЛЕМЕНТОВ ПАМЯТИ 61

10.1. Иерархия устройств памяти 61

10.2.Модули памяти ОЗУ и ПЗУ 62

10.3. Ассоциативные запоминающие устройства 64

10.4.Безадресные схемы. Стек. 65

Лекция 11 ПРИНЦИПЫ ЗАПИСИ ИНФОРМАЦИИ НА МАГНИТНЫЕ НОСИТЕЛИ 67

11.1.ВЗУ. Спектр решений. 67

Лекция 12.КОНТРОЛЬ ИНФОРМАЦИИ В ЭВМ 68

12.1.Классификация методов контроля 68 12.2.Контроль выполнения преобразований. Диагностика. 69

Лекция 13. КЛАССИФИКАЦИЯ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ, ТИПЫ 73

13.1.Классификация систем 73

13.3.Использование пакетного режима 75

Лекция 14. АРХИТЕКТУРНЫЕ ОСОБЕННОСТИ ВЫЧИСЛИТЕЛЬНЫХ

СИСТЕМ 78

14.1. Архитектурные принципы Фон Неймана 78

14.2. Альтернативные структуры 79

Лекция 15. МНОГОПРОЦЕССОРНЫЕ ВЫЧИСЛИТЕЛЬНЫЕ КОМПЛЕКСЫ 81

15.1.Принципы объединения процессоров с структурах 81

15.2.Структуры многопроцессорных вычислительных комплексов 82

15.3. Классификация по программной организации 85

Лекция 16.ОСНОВЫ МОДУЛЬНОГО ПОСТРОЕНИЯ ВЫЧИСЛИТЕЛЕЙ 87

16.1. Формальная модель синтеза структуры вычислителя 87

Лекция 17. АРХИТЕКТУРНЫЕ ОСОБЕННОСТИ ПОСТРОЕНИЯ ПЭВМ. 89

Лекция 18. ПРИМЕРЫ ПОСТРОЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ

КОМПЛЕКСОВ 89

18.1.Вычислительные комплексы типа СМ и большие вычислительные

комплексы 89

Лекция 19. АГРЕГАТИВНЫЕ СРЕДСТВА ВЫЧИСЛИТЕЛЬНОЙ

ТЕХНИКИ (АСВТ-ПС) 93

19.1.Агрегативные системы ПС320 93

19.2. Управляющий вычислительный комплекс ПС1001 95

19.3.Вычислительный комплекс ПС3000 98

19.4. Многопроцессорный вычислительный комплекс «Эльбрус» 100

Лекция 20.КОДИРОВАНИЕ ИНФОРМАЦИИ ПРИ ПЕРЕДАЧЕ 102

20.1.Необходимость кодирования информации 102

20.2.Простейшие коды для кодирования 104

Лекция 21.СЕТИ ПЕРЕДАЧИ ДАННЫХ 106

21.1.Сети, общие сведения, структура 106

21.2.Классификация сетей, особенности передачи информации в сетях 107

21.3.Одноранговые сети 108

21.4. Локальные сети. Шинная организация. 110

21.5. Принципы реализации технических средств сетей Ethernet. 111

21.6. Кольцевая ЛВС. 112

21.7. Бескабельные линии связи. 113

Лекция 22.ГЛОБАЛЬНЫЕ ВЫЧИСЛИТЕЛЬНВЫЕ СЕТИ. 115

22.1. Современные виды компьютерных услуг. 115

22.2.Принципы передачи информации по телефонным линиям. 116

22.3. Методы реализации основных функций модемов. 118

22.4. Протоколы представления цифровой информации (файлов). 120

Лекция 1. СТРУКТУРА И АРХИТЕКТУРА ЭВМ И ВС

1.1. Понятие о структуре и архитектуре

Любую систему принято представлять ее моделью. В ЭВМ чаще всего в качестве модели применяют структурную схему.

Структура ЭВМ отображает основные функциональные блоки и связи между ними, а также может включать вспомогательные блоки. Типо­вая структура вычислителя представлена в виде (Рис.1).

Р ис.1 Структура простейшей ЭВМ.

Структурная схема дает представление о составе вычислителя, но временные диаграммы и условия функционирования не определены. В основе структурного построения модульный принцип. Каждый модуль отображается прямоугольником с соответствующими связями.

Структурная схема считается обязательным документом при пояснении состава изделия, но не дает полных сведений о взаимодействии блоков между собой и непосредственной работы самих блоков. Это касается вопросов адресации, распределения адресного пространства, реализации системы прерываний, приоритетов и начальных загрузчиков. Поэтому ввели для более полного описания функционирования системы термин – архитектура. В технической документации нет такого понятия, поэтому он характерен для описания основных принципов работы вычислителя и охватывает как саму структуру,так и характеристики памяти, способы и виды предоставления информации, условия функционирования и т.д.

Первоначально термин «архитектура» применялся для формального описания вычислителя. В частных случаях конкретные реализации вычислителей были описаны, но для обобщенной структуры полного описания не найдено. После чего этот термин стали использовать для углубленной характеристики работы самого вычислителя.

1.2. Основные характеристики ЭВМ

На протяжении своего развития вычислительные машины претерпели большие изменения как в своем аппаратном составе, так и по основным характеристикам. Но перечень таких характеристик остался примерно постоянным. Причем эти характеристики нельзя распределить по приоритетам, все они важны и каждая говорит о тех или иных параметрах устройства. Наиболее важными считаются следующие.

1. Быстродействие – измеряется в единицах времени. Показывает интервал времени в течении которого выполняется одна короткая операция, как правило, часть команды. Например, пересылка между регистрами, или сложение содержимого двух регистров. Быстродействие определяется элементной базой и частотой тактового генератора. Как правило, это время берется несколько большим, чем задержка при выполнении самой длинной операции в АЛУ процессора.

На эту характеристику не оказывает влияние ни тип адресации, ни порядок записи информации в память.

2.Производительность – характеризует число, количество операций, выполняемых вычислительной системой за единицу времени. Это число будет зависеть от характера выполняемых команд. Короткие команды дадут большие значения, длинные - наоборот. Поэтому для более объективного решения производительность оценивают на наборах команд (смесях). Часто используют смеси Гибсона. Два вычислителя по производительности можно сравнивать, контролируя лишь время выполнения одной и той же смеси.

3.Разрядность представления данных. Принято считать данные в байтах 1,2,4,8 байтов. Полная разрядность данных в вычислителях называется словом. Аппаратная часть (АЛУ) выполняет операцию над полным словом одновременно, но алгоритмы вычислителей позволяют получать результаты над словами двойной и более длины. Плата за это – пропорциональное увеличение времени. Основным считают разрядность слова. Произвольный специализированный вычислитель может иметь разрядность отличную от стандартных – например 26 разрядов.

4.Адресная составляющая (разрядность адресуемой памяти). Разрядность адреса число адресных разрядов, показывающих максимальный объем памяти, к которой возможно адресоваться напрямую. При этом время доступа к памяти минимально. В микроконтроллерах это 16 разрядов (64К), в малых вычислителях 20 разрядов (1Мб), в вычислительный системах -24,32 разряда. Объем памяти вычислителя в общем случае не ограничен сверху. Разделяют лишь оперативную память , ОЗУ, имеющую непосредственный доступ (прямоадресуемая память), и ВЗУ – внешняя память, данные, из которой считываются последовательно.

5.Система команд. Сегодня преобладающими являются две системы команд

1) Вычислители с системой DEC ориентированы на промышленное оборудование, оборудование управления.

2) Вычислители с системой IBM. Более распространены как ЭВМ широкого применения.

3) Специализированные вычислители могут иметь свою систему команд, более удобную для частных применений.

Вопросы для самопроверки

1. Для каких целей использовали термин «архитектура»?

2. Какие модели можно применить для описания структурной организации ЭВМ?

3. Назовите основные блоки, входящие в состав простейшей ЭВМ.

4. Какую роль играют шины в структуре ЭВМ?

5. Чем понятие производительности отличается от быстродействия?

6. В каких единицах можно измерить производительность современных ЭВМ?

7. Какую роль играют тестовые смеси при оценке производительности ЭВМ?

8. На какой основной параметр влияет разрядность слова данных?

9. Как изменится объем прямоадресуемой памяти ЭВМ при увеличении разрядности ее шины адреса на два?

Лекция 2 ОБМЕН ИНФОРМАЦИЕЙ В ЭВМ

2.1.Сигналы адреса, данных и управления

Рассмотрим структурную модель простейшего вычислителя ( Рис.1.)

Функционирование ЭВМ определяется жесткой последовательностью сигналов адреса, управления и данных. При этом сигналы управления наиболее изменчивы. Они активизируют различные функциональные блоки и поэтому зависят от режима работы, от типа выполняемой команды. Сигналы адреса более постоянны. Источник этих сигналов – процессор. Они всегда однонаправлены от процессора и для того, чтобы увеличить их мощность (по току) стремятся ША формировать через буфер (например, регистр). Если такой регистр имеет по выходу три состояния, ЭВМ может работать и в режиме прямого доступа к памяти (ПДП). Тогда источником адреса становится контроллер ПДП, а регистр переводится в третье состояние, отключая процессор от шины. Разрядность шины адреса – типовая, в контроллерах 16,20,24,32.

В общем случае необязательно все разряды адреса передавать через буфер. В буфере фиксируются те разряды, которые необходимы в нескольких функциональных блоках. На временной диаграмме сигналы адреса показывают следующим образом:

Поскольку ША многоразрядная, а приводится лишь одна линия ( один разряд), такая запись показывает, что адрес на различных разрядах может быть «1» и «0» одновременно.

Сигналы данных также представлены шиной. Ее разрядность 8,16,32. В отличие от адреса, эта шина двунаправлена. В качестве буфера данных применяют двунаправленные регистры и шинные формирователи типа АП (589АП2) и элементы ВА (588ВА1). Сигналы данных на временной диаграмме отображаются в интервале текущего адреса соответствующей длительности. Поскольку ШД не ограничена по длине, следует всегда проверять нагрузочную способность буферных элементов. И в случае невыполнения выбирать требуемую схему. Буферы в шине данных обязательны.

Шина управления (ШУ) объединяет достаточно условно сигналы для активизации (включено., выключено.) отдельных функциональных блоков. Каждый такой сигнал индивидуален и объединяют их в шину только для упрощения структурной схемы. Представленная структура является трехшинной, поскольку сигналы управления объединены в самостоятельную шину.

На практике обычно приводят двухшинную или одношинную организацию. При этом сигналы управления условно не показывают.

Последовательность прохождения сигналов по шинам следующая Процессор выставляет на ША текущий адрес. По этому адресу из ПЗУ по сигналу чтения на ШД передается код операции (КОП). Буфер данных при этом настроен на прием. Поэтому КОП фиксируется в регистре процессора. Процессор, приняв КОП, расшифровывает его и настраивает внутренние функциональные блоки и связи на выполнение текущей операции. По сигналам синхронизации во внутренних регистрах процессора фиксируются преобразованная информация. Эта последовательность сохраняется при обращении и к другим источникам информации.

2.2.Организация магистралей. Распределение ресурсов в ЭВМ

Современные вычислители строятся по магистрально-модульному принципу (ММП). Он подразумевает, что обмен информацией производится между двумя модулями: источником и приемником. При этом из большинства модулей только источником может быть ПЗУ ( схема постоянной памяти). Процессор, ОЗУ, устройства ввода-вывода информации могут быть как источниками, так и приемниками .

Связь между источником и приемником осуществляется по магистрали данных( ШД). Адресные же сигналы необходимы для выделения второго блока: первый – процессор, а второй – ячейка (внешний регистр, ОЗУ, ПЗУ). Простейшая конструкция модульного типа представляет из себя печатную плату с системой шин, на которых помешены розетки для подключения функциональных блоков. Если поменять расположение блоков в розетках, то изменится адрес этих блоков. В универсальных системах этот способ приводит к изменению приоритетов. Но при этом следует учитывать, что сигналы управления также следует коммутировать. Помимо двухшинной организации, существуют вычислители с совмещенной шиной адреса и данных.

При этом сигналы адреса и данных по шине передаются последовательно, один за другим.

При таком способе время цикла возрастает, но аппаратные затраты (площадь под металлические слои) меньше. Эта организация больше приспособлена к модульному подходу: каждая розетка имеет связь со всеми разрядами адреса и данных и всеми сигналами управления. Отсюда замена модулей в розетках не требует изменения в коммутации сигналов управления. Т.е. это более удобно для модульного построения.

М ежмагистральная организация вычислителей. ( Рис.2)

Рис.2. Организация ЭВМ с мультиплексированной шиной

Процессор вместе с сопроцессором объединяется по локальной шине, т.е. все сигналы доступные главному процессору находятся и сопроцессоре. Локальная шина через буферы связана с системной шиной, которая объединяет основные функциональные блоки. Эти блоки распределены по функциям: память – шина М, объединяющая модули памяти, шина расширения Х – через которую подключены внешние устройства. Эти шины также буферизованы. Наличие буферов позволяет коммутировать сразу шины или процессор с сопроцессором от системной шины S. Дальнейшее расширение модульного подхода

Р ис. 3. Разделение локальной и системной шин в вычислителе

привело к появлению архитектуры открытых систем. Конкретные сигналы на ША и ШД при модульном построении должны быть определены, это достигается использованием стандартов.

Главный ресурс в ЭВМ – объем памяти. Поэтому распределение адресного пространства определяет архитектуру вычислителя.

Принято все адресное пространство изображать прямоугольником.(Рис.4).Нижний слой имеет 0000 адреса, верхний FFFF. Все адреса следует разделить, распределить между ПЗУ, ОЗУ, ВУ. Кроме того, часто в адресном

Рис. 4 Способ разделения адресного пространства пространстве выделяют экранное ОЗУ, а также BIOS. Обращение к той или иной области через адресное пространство, наиболее часто для этой цели используют дешифратор.

Вопросы для самопроверки

1. Шина адреса является двунаправленной?

2. Какую роль играет буферный усилитель в шине данных?

3. Назовите функции регистра, находящегося между процессором и шиной адреса ЭВМ.

4. Какой элемент сохраняет сигналы адреса ЭВМ постоянными в течение всего цикла адресации?

5. Какие преимущества имеет одношинная ( мультиплексированная) организация связей в ЭВМ?

6. Какие цифровые элементы можно применить для реализации адресного дешифратора?

7. Из каких составляющих состоит общее адресное пространство в ЭВМ?

8. Какие элементы необходимы в схеме ЭВМ с мультиплексированной шиной для сохранения сигналов адреса во время выполнения команды?

Лекция 3. ПРОЦЕССОРЫ В ЭВМ.

СТРУКТУРА ГИПОТЕТИЧЕСКОГО ПРОЦЕССОРА.

3.1.Типы процессоров. Операционная и управляющая часть.

Любая вычислительная машина имеет в своей структуре процессор как основную составляющую часть. Многообразие ЭВМ в основном определяется организацией процедуры обработки. Принято вычислительные машины разделять в зависимости от процессора: одно и много процессорные. На сегодня это деление условно, поскольку современные микропроцессоры сочетают в себе несколько процессоров. И по нормам десятилетней давности должны быть отнесены к многопроцессорной структуре. Поэтому для определенности целесообразно считать за один процессор один корпус, ориентируясь на конструктивное выполнение.

По функциям процессоры делятся на универсальные и специализированные. Первые выполняют типовой набор операций и любая задача может быть практически реализована. Вторые ориентированы в системе команд на выполнение редких специальных операций дополнительно к универсальным. Задача таких структур – оптимизировать время выполнения команд. Большинство процессоров имеют универсальную систему команд..

Простейшая структура универсального процессора предусматривает операционное устройства (сумматор), два основных регистра и регистр расширения. Последовательно передавая информацию, такая структура позволит выполнить любую операцию через сложение/вычитание и последовательное преобразование.

Специализированные схемы включают «быстрые» преобразования за счет аппаратных средств.

По способу преобразования информации: последовательные схемы, параллельные процессоры, векторные и матричные процессоры, однородные вычислительные схемы (транспьютеры)

Последовательные структуры – универсальные, обычно в процессорах последующая команда выполняется после окончания предыдущей. Режим работы не влияет на последовательность выполнения команд: предыдущая завершилась, последующая началась.

Параллельные процессоры, как правило, многопроцессорные структуры, в которых возможно выполнение операций над частями операндов: одни схемы преобразуют младшую частью, другие среднюю, третьи -старшую частью слова данных. Но разделение операнда на части сегодня уже не используется. Этот подход остался на секциях, поэтому современные параллельные процессоры обрабатывают операнды одновременно, но команды различные. Синхронизация по времени, обеспечение операндов – задача довольно сложная, она решается усложнением программы. Это направление на сегодня развивается, но не очень успешно.

Векторные процессоры – параллельное включение нескольких процессоров, как правило, для работы с комплексными переменными, где каждый процессор обрабатывает свою координату. От параллельного включения отличается тем, что задача одна, а в предыдущем случае задачи могут быть различными. Их можно отнести к специализированным по специфике команд.

Матричные процессоры сочетают в себе параллельный ряд модулей и конвейер – несколько слоев последовательного преобразования. Структура используется для ускорения выполнения сложных преобразований (вектора, матрицы и т.д.). По своему назначению относятся к специализированным структурам.

Однородные вычислительные секции. Преобразование повышения скорости преобразования информации привели к разработке однородных вычислительных сред (ОВС). ОВС имеет матричную структуру процессора, в которой каждая ячейка выполняет одну не сложную но перестраиваемую операцию. Чтобы определить эти ячейки в таких структурах устанавливают связь каждой ячейки со всеми своими соседями. На сегодня в качестве ячеек ОВС применяют транспьютеры. Вариант микропроцессора с небольшим АЛУ. Но с множеством коммутаторов, позволяющих быстро передавать операнды.

Процессоры также делятся по условиям эксплуатации на широко применяемые и специализированные. Помимо рассмотренных параметров каждый процессор имеет характеристики ЭВМ (разрядность, DMA, тактовые частоты)

Структуру любого процессора как цифрового автомата можно представить состоящей из двух частей: управляющая и операционная части

Рис.5. Две составляющих части процессора

Операционная часть выполняет непосредственно преобразования операндов А и В, формируя выходной сигнал Y. Управляющая часть из КОП формирует множество управляющих сигналов, каждый из которых отвечает за настройку своего узла в операционной части. Эти сигналы принято называть микрокоманды, поскольку на каждый период сигнала синхронизации они свои. Управляющая часть – цифровой автомат, который в зависимости от входного КОП последовательно формирует микрокоманды. Его структура на сегодня преимущественно ПЛМ, ПЗЗ (программируемая логическая матрица).

Операционная помимо выходных сигналов Y по окончании каждой команды посылает в управляющую часть спец сигналы, называемые «признаки» (флаги). Эти сигналы необходимы для учета условий ветвления и как правило отражают наиболее характерные качества результата: 1) равенство результата 0, Z=1, 2) сигнал выходного переноса, С=1, 3) признак старшего разряда S=1.

Помимо трех основных встречаются : 1) переполнение OWR, 2)четность результата Р, 3) перенос из одной тэтрады в другую.

Признаки призваны помогать пользователю в управлении процедурой вычисления. В зависимости от типа процессора соотношение аппаратных составляющих управляющей части и операционной различно.

3.2.Полный цикл работы процессора

Работу процессора можно рассматривать согласно его синхросигналов, т.е. поделить время выполнения команды на составляющие. У процессора выделяют: 1) понятие такта 2) понятие цикла.

Такт – это интервал времени между двумя соседними тактовыми сигналами (период). Величина такта строго постоянна для всей вычислительной системы и определяется из наибольшей задержки при выполнении микрокоманды. Наибольшая задержка определяется временем преобразования в АЛУ + запись в регистр хранения. Тактовый генератор, определяющий этот интервал, может иметь и меньшую частоту, процессор простаивает.

Время цикла – интервал времени за который процессор из памяти считает или запишет туда операнды, при этом выполняется микрокоманды анализа, сохранения результата и анализа внешнего сигнала. Принято работу процессора представлять из различных циклов: выборка команд, чтение памяти, запись в память, цикл прямого доступа к памяти, цикл обработки прерываний и т.д. Такое деление принято в системах с командами типа IBM. В DEC структуре различают три типа основных циклов: ввод, вывод, ввод – модификация – вывод.

Приведем пример цикла для микропроцессора типа К580ВМ80. Первый цикл –выборка, с нее начинается выполнение любой команды.

В первом такте процессор выставляет начальный адрес(или адрес определенный предыдущей командой) и его содержимое по ШД идет в процессор и остается в регистре команд. Далее оно поступает на дешифратор. Код команды расшифровывается во втором такте, с учетом входных сигналов управления режима процессора. Если эти сигналы пассивны, процессор продолжает выполнять команду т.е настраивает внутренние коммутаторы на выполнение команды. Команда выполняется в течении 3,4,5 тактов. Фактически для выполнения команды достаточно одного такта. Дополнительные такты используются для записи результатов или чтения ШД. Т.о. длительность цикла, выборка для различных команд изменяется от 3 до 5 тактов. Вместе с адресацией в ПЗУ на первом такте устройство управления процессора выставляет на ШД слово состояния процессора (ССП). Это восьмиразрядный код несущий информацию о типе цикла. Любая команда начинается с выборки, поэтому в первом цикле всегда устанавливается код выборки. Длительность цикла равна периоду адресного сигнала на младшем разряде.

Вопросы для самопроверки

1.Назовите основные типы процессоров, используемых для «быстрых» вычислений

2.Приведите основную схему цифрового автомата.

3.Укакую роль в структуре процессора играет схема управления?

4.Приведите примеры команд, выполняемых процессором

5. Дайте понятие такта. Дайте понятие цикла работы ЭВМ.

6. Какие составляющие формируют цикл процессора?

7. Дайте понятие слова состояния процессора.

8. Поясните механизм формирования управляющих сигналов в цикле выборка.

Лекция 4.УСТРОЙСТВА УПРАВЛЕНИЯ

4.1. Принципы программного управления

Считают, что начало организации вычислений в цифровом автомате было положено принципами программного управления. На начальном этапе эти принципы считались незыблемыми, но сегодня некоторые положения могут трактоваться необязательными. Выделяют 5 основных принципов программного управления: 1) информация кодируется в двоичной форме и разделяется на единицы информации, называемыми словами. Но помимо двоичной системы в технике применяют троичную (SD). Но применяют ее лишь для преобразователей и комбинационных схем, в которых управляющие сигналы практически не применяются.

2) Разнотипные слова подразделяются по способу использования, а не по системе кодирования: данные, адреса и коды команд осциллографом не различимы. Мы их различаем местом нахождения.

3) Слова информации размещаются в ячейки памяти машины и идентифицируются по номеру ячейки памяти.

4) Алгоритм выполнения задачи представляется в форме последовательности управляющих слов, которые определяют операции и слова информации. Такую последовательность называют кодами.

Программа – это последовательное выполнение команд в порядке обозначенном алгоритмом. Иногда программу определяют как алгоритм, представленный в терминах команд. Каждая операция (команда) может преобразовывать операнды различного уровня сложности. На сегодня различают три уровня: 1) микрокоманды: элементарное преобразование операнда. Например: занесение с входа в память, пересылка из одного регистра в другой, вывод содержимого регистра на выходных данных. Главное отличая микрокоманд – она выполняется за один такт синхронизации. Поскольку у тактового импульса два фронта, возможно, в рамках микрокоманды «протолкнуть информацию» через два регистра. На большее фронтов нет. Обычно микрокоманда составная часть операции. Любая микрокоманда состоит из двух действий: фиксации входа операнда в регистре (памяти) момент фиксации – фонт синхросигнала. И действие – фиксация выходного сигнала по срезу синхроимпульса. Длительность импульса необходима чтобы: а) закончить переходные процессы в регистре б) чтобы сигнал был преобразован комбинационной схемой и истинным стоял на входе регистра. Современная микрокоманда, как правило, элементарная операция АЛУ типа сложения. Микрокоманда присутствует в любом вычислителе, программно они же не ощущаются. 2) команды часто приравнивают к операциям. Например, сложение и вычитание. Действительно логически проще мыслить операцией. Поэтому, это наиболее распространенный вид управления, большинство современных вычислителей основано на командном уровне управления. команда включает в себя множество микрокоманд. Их число от единиц до десятков. При этом не обязательно помнить все микрокоманды текущей команды. Их последовательность формируется автоматически по жесткой программе. 3) Макрокоманды или тэги. Макрокоманды появились в силу того, что сложные процедуры требовали большого числа команд, обращений в память. Переход на макрокоманды сокращал число обращений в память, повышая тем самым скорость выполнения. В любой ситуации макрокоманды так же состояли из последовательности микрокоманды. В зависимости от вида управления информация, хранящаяся в памяти, представляется как формат микрокоманды, команды, макрокоманды. Принято изображать любой формат прямоугольником с соответствующей длины с указанием начального и конечного разрядов информации. Если принято байтовая система (слово) формат разделяется на байты. Такое деление необходимо, чтобы каждую команду можно было осмыслить. Понять по ее формату работу (состав). В приделах формата команда представляется полями, поэтому это деление может быть показано. Первым словом (байтом) любой команды всегда идет КОП. За КОП могут следовать адреса – вначале младший затем старший байты; данные – также. Если команда сложная она размещается не в одном байте КОП. последующие байты КОП называются пост байтами. Команда, какой бы сложности она не была, хранится в ячейках ПЗУ.

Процессор в первом шаге выполнения любой команды выставляет на ШД или в регистр состояния – КОП (фазы), которую будет выполнять. Начало команды – всегда выборка команды. Такой код называется словом состояния процессора. Этот код помогает выработать управляющие сигналы для других схем вычислителя: памяти, ВУ и т.д. В каждом цикле (r/w) ССП меняется, и используя его, можно формировать сигналы управления для всех ВУ. Во многих структурах эти сигналы формируются из слово состояния системным контроллером. Если слово состояние не выводится на ШД, оно фиксируется во внутреннем регистре состояний, и управляющие сигналы появляются на выходных ногах процессора. Команда выполняется как: 1) из ПЗУ читается КОП за ним последующие байты (поля команд). Для каждого поля (байта) устройство управления формирует слово состояния, из разрядов которого можно получить требуемые активные сигналы, для включения ОЗУ, ПЗУ и других ВУ. Фиксация состояний – по фронтам синхросигналов.

4.2.Устройства управления с жесткими связями

Большинство современных процессоров ориентировано на командный тип управления. Структура такого процессора включает управляющую часть и операционную. На вход управляющей части поступает КОП, код команды. С выхода управляющей части в операционную поступают сигналы микрокоманд. С каждым тактом они обновляются. С выхода операционной в управляющую поступают признаки, флаги, изменяющие последовательность микрокоманд, поскольку для каждой команды необходимо множество микрокоманд. Управляющая часть – операционный автомат, изменяющий свое состояние по сигналам кода команды и синхросигналам. Структура такого автомата обычно имеет вид .(Рис.7.).

(а) (б)

Рис.7 Структуры автоматов с программным (а) и микропрограммным (б) управлением

Структура называется с жестким управлением, поскольку пользователь не может сам изменить таблицу ПЛМ. В результате каждой операции на входе соответствует строго своя последовательность микрокоманд. На предприятии можно поменять кодировку, и скорость выполнения операций изменяется без изменения кодов команд. Проводились опыты по применению перепрограммирования матричных структур в качестве устройств управления микропроцессором. Основной недостаток тех структур – большая задержка в элементах матриц, что приводило к увеличению времени выборки. В то же время получаемая гибкость, возможность изменения микрокоманд была не большой. Необходимость в таком изменении для схем широкого применения не нужна, следовательно такие структуры целесообразны, если универсальный микропроцессор используется как специализированный вариант G спецпроцессора.

4.3. Микропрограммный принцип управления

Является основным при разработке специализированных схем и при использовании в секционированных микропроцессорах. В его основе лежит введение промежуточного преобразования кода команд в микрокоманды на основе схем памяти. Управление на уровне команд – это связь памяти команд с процессором. Но внутри самого процессора из КОП необходимо получать последовательность микрокоманд. Это последовательность может меняться. Если ее записывать в память – промежуточную, то смена содержимого памяти эквивалентно замене микрокоманд последовательным преобразованием сигналов.

С приходом КОП ( Рис.8.)дешифратор начальной команды (ПЛМ)

формирует адрес, по которому из памяти микрокоманд необходимо

Рис. 8. Структура простейшего устройства микропрограммного управления

считать первую микрокоманду. Считанный код микрокоманды уходит на управление различными узлами операционной части, вместе с этим это код содержит признак смещения, по которому определяется адрес следующей микрокоманды. На следующем тактовом сигнале по новому адресу из памяти микрокоманды читается новое содержимое. И так до тех пор, пока в микрокоманде не появится признак конца команды, этот признак увеличит содержимое считанной команды на 1, и из ПЗУ прочитается следующий КОП. Идея была предложена в 50-х годах. На сегодня схемы типа РТ. РР, РФ обеспечивают удобства в применении такого способа. Обратная связь из регистра микрокоманд обеспечивает изменение текущего адреса микрокоманды. Связи жесткие и они определяют последовательность в выполнение микрокоманд. Для операций ветвления необходимы адреса переходов. Эти адреса вырабатываются из МПЗУ и совместно с управлением (смещением) изменяют следующий адрес микрокоманды. Для анализа текущих результатов (признаков) выполнения на схему управления адреса из операционного блока поступают сигналы управления состоянием – признаки (флаги), формируемые другими устройствами. В результате адрес следующей микрокоманды зависит от трех групп сигналов: 1) смещение 2) адреса перехода, если он используется 3) признаков (флагов) из операционного блока. Запаздывание смещение на один такт от адреса перехода объясняется необходимостью записи этого адреса в регистр схемы управления.

Введение регистра адреса перед МПЗУ задерживает выполнение на один такт, позволяет организовать конвейер, т.е. уменьшить время такта, которое определяется быстродействием МПЗУ. На практике МПЗУ требуется большой разрядности: от нескольких десятков до сотен бит. Поэтому регистр адреса вводят редко. В качестве МПЗУ схемы с пережогом связей (К155РТ2, К566 РТХХ). Блок микропрограммного управления при использовании схем СИС и БИС аппаратно не мал. Поэтому иногда, в специальных процессорах его выполняют в виде одной БИС – управляющей памяти. Эти БИС, как правило, масочнопрограммируемые. Содержимое неизменно. Аппаратные затраты сокращаются, но изменять микрокоманды нельзя.

Вопросы для самопроверки

1. Укажите основные принципы программного управления.

2. Какой критерий лежит в основе программного управления?

3. Возможно ли, зная число тактов и число циклов при выполнении команды, определить время ее выполнения?

4. Расшифруйте сокращение К О П.

5. Назовите преимущества и недостатки программного управления с жесткими связями.

6. Поясните механизм использования перепрограммируемой памяти для реализации устройства управления.

7. Что такое схемы программируемой матричной логики и как они могут быть использованы в устройствах программного управления?

8. Дайте понятие микрокоманды.

9. Назовите преимущества и недостатки микропрограммного способа управления.

10. Что такое псевдомикропрограммирование?

Лекция.5.СПОСОБЫ ФОРМИРОВАНИЯ АДРЕСОВ В ЭВМ

5.1. Базовые способы адресации

Принцип работы любого вычислителя основан на использовании содержимого памяти: по адресу читаем содержимое, модифицируем его и возвращаем назад в память. При этом в вычислителе выделяем два потока информации: 1) команды от ПЗУ до регистра команд, адрес выбирает команды устанавливаемые счетчиком адресов процессора. Последовательная выборка, переходы выполняются только с использованием этого счетчика. 2) данные. Объем памяти данных значительно больше памяти команд. К данным процессора обращается по адресу зачастую зависимому от алгоритма – пользователя. Поэтому чтение (запись) возможно с применением нескольких способов формирования адреса данных. Эти способы называют – адресацией. Переход от одного типа к другому объясняется стремлением пользователя упростить процедуру написания программы, сэкономить память команд. Основными типами адресации данных являются: 1) прямая адресация 2) косвенная 3) непосредственная.

прямая адресация применяется для R/W данных в ОЗУ. Формат команды прямой адресации имеет вид.

КОП младший байт старший байт

Прямая адресация наиболее проста. Она обеспечивает произвольный доступ к любой ячейки памяти в интервале всего адресного пространства. В большинстве систем команд разрядность 16, следовательно, прямая адресация обеспечит доступ к любой ячейке памяти в интервале 64К.

Недостаток – способ не позволяет произвольно обращаться к большей памяти. Прямая адресация осталась основной в малых вычислителях, в которых нет расширения памяти. В ЭВМ прямая адресация применяется для работы внутри сегмента. Последовательность прохождения сигнала: процессор читает КОП по признаку. В КОП он выбирает следующие два бита, записывает их в регистр адреса ,и содержимое регистра адреса выставляет на шину адреса. С шины адреса информация идет в ОЗУ, после чего содержимое выбранной ячейки поступает в регистр входных данных процессора. Такая команда требует четыре цикла при выполнении. Прямая адресация основа для расширения и модификации адресов.

Непосредственная адресация. Применяют для ввода данных, начальных данных, констант в ОЗУ, при инициализации процессора. Эти данные должны храниться в ПЗУ. Они не могут быть модифицированы, поэтому работа с ними возможна только через ОЗУ. Прямая адресация применяется во всех командах загрузки данных. Формат команды прямой адресации.

КОП данные КОП младший байт старший байт

Основные ограничения на непосредственную адресацию – это сам операнд. Поскольку операнд должен храниться в памяти команд, невозможно оперативно его изменить. Отсюда команды применяются только для загрузки.

Наиболее удобным способом обращения к ОЗУ считается косвенная адресация. Как правило, она применяется при работе с массивами: Формирование массива, накопление данных, ввод данных при чтении и выводе информации на дисплей, через ЦАП, на процессор. В основе косвенного метода лежит использование промежуточного ОЗУ для получения физического адреса. Последовательность формирования адреса:

КОП адрес промежуточное ОЗУ ША ОЗУ

В поле команды за КОП располагается адресная часть, ее разрядность не велика, поэтому она занимает немного места. Содержимое адресной части:- адрес 1- поступает на промежуточное ОЗУ, выбирая из него ячейку, содержащую физический адрес. Последний пересылается на ША. По нему выбирается нужная ячейка ОЗУ. В старых разработках в качестве промежуточного ОЗУ применяли специальные схемы СОЗУ малой емкости. Число слов хранения в них 16-32. В тоже время, разрядность таких СОЗУ соответствовала полной разрядности памяти данных (16,20). С появлением микропроцессора промежуточное ОЗУ начали размещать непосредственно на кристалле микропроцессора, поэтому связь кода команды с промежуточным ОЗУ – по внутренним сигналам процессора. Пользователь не ощущает этого промежуточного ОЗУ. На ША появляется уже физический адрес. В отличие от прямой адресации, косвеннаяимеет следующие преимущества.

1) Формат команды короче, он занимает один байт. Адресная часть размещена в КОП. Количество адресов (объем промежуточного ОЗУ) уменьшилось, но команда занимает в памяти меньше места.

2)Любая команда прямой адресации требует нескольких обращений в память команд.: КОП, адрес младший, адрес старший и адрес доступа к данным, т.е. минимум 4 раза на ША должен появиться адрес.. Косвенная адресация обходится двумя циклами: КОП, физический адрес доступа к данным. В косвенной адресации, прежде чем воспользоваться ее, требуется определить содержимое памяти: В регистровую пару необходимо занести адрес начальной ячейки памяти данных. Если этого не сделать, обращение произойдет по нулевому адресу, либо по случайному адресу. При обращении к следующей ячейке содержимое регистровой пары следует увеличить (уменьшить) на единицу специальной командой. Команды косвенной адресации дают заметное преимущество, если массив включает пересылки данных более десяти. Кроме того, косвенная адресация легко вписывается в структуру цикла, прямая же нет.

5.2.Модификация адресов

С расширением адресного пространства ОЗУ встала проблема увеличения разрядности адреса без изменения типа процессора. С этой целью разрабатываются различные подходы к получению физического адреса при сохранности структуры самого процессора.

1.Страничная адресация – это варианты позволяющие увеличить разрядность шины адреса. Дополнительно к адресной шине процессора комплексируются разряды с триггера адреса.(Рис.9). Триггер адреса – обычно счетчик с последовательным счетом и возможностью внешней установки данных .Дополнительно к ША. подключают выходные разряды такого счетчика., увеличивая адресное пространствово много раз. Основной недостаток этого способа -

Рис. 9 Расширение шины адреса – необходимость управления счетчиком. Им необходимо управлять через внешние сигналы процессора. Идея страничной адресации интегрирована в сегментную адресацию. Этот счетчик выполнен внутри процессора, его выходы образуют дополнительные четыре разряда адреса.

Рис. 10. Смещение адреса на четыре разряда В реальных схемах сегментный регистр выполняется 16разрядным, его содержимое сдвигается на 4 разряда влево и складывается с регистром адреса. В результате формируется смещение содержимого адресного регистра., общий адрес становится двадцатиразрябным.

При таком способе изменить адрес можно двумя путями. Появляющаяся степень свободы накладывает дополнительно заботу о состоянии всех внутренних регистров процессора. Сформировать физический адрес можно и с участием третьего регистра – регистра смещения или базового регистра. Его содержимое как бы перемещает физический адрес в пространстве адресов на некоторую величину. Если вместо базового использовать другой регистр получают относительный адрес.

Все способы модификации ориентируются на критерий: минимальное время формирования адреса при максимальном адресном пространстве. Прежде чем начать работу с процессором, необходимо определить все его регистры. Можно использовать и композицию, объеденные способы увеличения адресов, если возникает в том необходимость. В системе DEC существуют два дополнительных способа: автоинкрементный и автодекрементный. При косвенной адресации увеличение/ уменьшение на1 (2) содержимого адресного регистра происходит автоматически после каждого обращения в память.

Рассмотренные способы адресации позволяют успешно обращаться к любым ячейкам памяти , используя максимальную разрядность адреса системы.

Вопросы для самопроверки

1. Для какой цели применяют непосредственную адресацию?

2. Какой из базовых способов адресации самый короткий?

3. Где указываются реальные адреса при косвенном способе адресации?

4. Назовите преимущества прямой адресации перед косвенной.

5. Какой способ адресации следует использовать при обращении к портам ввода-вывода?

6. Что такое инищиализация вычислителя?

7. Для какой цели используется модификация сигналов адреса?

8. Что такое базовая адресация?

9. В каких случаях оправдано применение страничной адресации?

Лекция 6. РЕАЛИЗАЦИЯ ПРОЦЕССОРОВ